PCB Design Routing

[Dragan100]

To je več bolje, 
Ton i Toff su dva različita vremena, 
tako da nema cancelacije kao kod differencialno vodenih putanja/loopova, 
gdje se signali tretiraju istodobno!!!

inače Power loops ti izgledaju sada ovako:
-smatram da je GND ICja do GND IN kod Cin što krači (roza putanja IC Cin GND)



Vin trebalo bi je "kanalizirati" u drugom layeru striktno ispod Lboost
-IC Vin bi trebalo još dodatno decouplirati baš kod pina Vin, ima platza za jedan dodatni kond
-IC, R3 i R4 makneš u desno, pridobiješ na GND flekici ICgnd-ja da možeš staviti thermo viase



Tako bi kontura za Ton i Toff bila još manja, sada i u 3D manja
-ucrtao sam samo roza konturu
-Ton ide od ICja prema GND kod Cin ispod u donjem layeru
-Toff ista kontura roza, ali sada u gornjem layeru preko Dboost, pa na Cout

Spajanje GNDja striktno kod GND Boost ICja, tu je vijezdište IC GNDja, INgnd, OUTgnd
-------------------------------------------------------
Vidi ovo rešenje u Sprintu, okrenuo sam ga za 180°, 
postaviš ga ispod levo, gdje si predvidjeo za BuckBoost INVerting platz
"neznam bolje"...
dimenzije kvadra cca 22x23mm
:-)



Power loops izgledaju tako:



EDIT:
Zaboravio ucrtati viase sasvim do Cin GND

[ronovar]

Dodao sam direktno na nozice IC-a 0805 kond i pomaknuo R3 i R4 udesno.

Sada cu ispratiti kanalizaciju kako je opisano u postu gore pa idemo redom dio po dio routirati....jer vidim da po dijagramima EMI sa ovim rasporedom  imamo najmanji EMI a sa forsiranjem struje i kanalizacijom bakra moze se jos smanjiti EMI koliko maximalno se da smanjiti....ja sam za sada vrlo zadovoljan kako ovo napreduje...

Evo i layouta i 3D da se vidi kako su komponente razmaknute EMI od sensitive R i C na desnoj strani. C se lemi direktno na nozice IC-a, a GND se preko via spajaju na bottom layer koji moram da docrtam sa kanalizirajucim bakrom....

[ronovar]

U prilogu routiran TOP layer (signalni) i stavljene VIA koje spajaju TOP layer sa BOTTOM layer (GND layer), pa posto jos nisam jos izrutirao BOTTOM (GND) layer postavljam sliku routinga da se vidi sto jos popraviti. Isao sam sa bakrenim zasekom da se forsira putanje struje, a GND bottom layer ce biti sa donje strane routiran da se dobije KELVIN sensing i time cemo imati manje fluktuacije napona na izlazu boost sklopa prije ulaza u AS.

Sto jos poboljsati prije nego krenem na BOTTOM (GND) layer?

[Dragan100]

Ako metnemo Lboost na donji layer i vias-ima odradimo konekcije izmedju layer-a,
pridobije se nešto na užim Powerloop-ovima -> manje EMI.

Sad sam stisnuo na 14x20mm

[Boban]

Za lemljenje tih sićušnih pcb-a trebaće vam neka uvećala

[ronovar]

U prilogu grubi routing komponenti NEG boost invertera pa ako moze provjera dali je razmjestaj dobar da se ublazi EMI maximalno koliko mozemo.

Za sada se routira samo TOP layer (signalni) a BOTTOM layer (gnd) ce biti na kraju kad se routira NEG boost inverter, na TOP layeru se vide padovi koji spajaju TOP na BOTTOM layer i to su GND signali...

Dodao bih jedan kond 0805 (22uF) na nozice IC2 NEG boost invertera posto tu imamo mjesta pa da bude bypass kond i za njega.

Evo sheme, 2D layouta i 3D layouta da se vidi razmjestaj komponenti radi lakseg racunanja EMI putanje....

[Dragan100]

Kod BuckBoost INVertinga BBI stoje Power loop-ovi u vreme Ton i Toff ovako:



Duty je kod BBI u zavisnosti : D = ABS{Vout} / {ABS{Vout} + Vin*eff}
gdje je eff=iskoristak topologije, koja je odokativno oko 0,8 ili 80%
i za naš primer Vin = 5V USB, Vout = -18,5VDC, eff = 0,8, dobivamo D=0,82
Imamo Ton od D= 0,82 i Toff od (1-D) = 0,18

Vreme Toff je vrlo kratko, za to vreme se energija u kalemu Lbuck transferiše u Cout i prema opterečenju,
choperski, vrlo brzih transienata dI/dt pa i dU/dt (radimo sa 1,6MHz), imamo diskontinualni rad, 
pa je ta loop "glasniji" 
iako su oba za EMI trataciju.
Tu podosta pomaže Cbypass od Vin prema Vout! Na izlazu od -Vout prema GND treba onda dodati jednu schottky.

[ronovar]

Routiram NEG boost inverter i dodao sam istu shotky diodu pa ako moze provjera dali tu treba da bude i dali je dobro okrenuta, a veceras postavljam routiran PCB za donji boost inverter posto vidim da je EMI taman sveden na srednju velicinu, mislim da sa tim rasporedom nemoze bolje, jer donji BOTTOM layer zelim koristiti samo za GND i kelvin sensing da se ne unesu smetnje od TOP layera....

[Dragan100]

C_bypass C8 izmedju Vin (5VDC) i Vout (-18,5VDC) dok BBInverter radi kanališe/filtrira smetnje tako na Vin kao na Vout strani.
AC bypass je tada, a pošto su oba izvora podosta tvrda, onda iz izvora koji ima veče smenje kanališe/filtrira te-iste prema tišem izvoru.

U trenutku kad BBInverter ne radi više, Vout se izprazni, dok Cbypass ostane "bez sigurne putanje praznjenja",
OK, ima putanju praznjenja, ali preko interne diode Mosfeta_bottom (Body diode internog Syncronous mosfeta ICja) i kalema Lbuck.

C_bypass ima i ponešto nagomilane energije, pa bi pin SW preko te interne Body diode u jedno vreme postao negativniji od pina GND ICja,
Body dioda je standardnog tipa, sa Vforward oko 1V kod malo jače struje, što je i naš primer.
SW pin otišao bi tako za -1V ispod potenciala GND ICja, što je po DS štetno (vidjeti Absollute max ratings u DS).
Zato postavljamo Schottky izmedju pina GND prema GND topologije BBInverting.

@ronovar:
-okreni diodu Schottky D2
-kako je sada ucrtana, izlaz Vout neče nikad biti negativniji od cca -0,3...-0,5V
a dioda D2 ugrijat če se do tačke razaranja sebe!

Kaleme bi postavio u donji layer, pridobije se na platzu, Power putanje Ton/Toff se lakše vodi, ostaju što manjih area/površine...
Na donjem layeru imali bi kalemi samo svoj footprint i viase izmedju layera.
Drugo ostane još uvijek sve GND shilding,
a Kelvin sensing, FB, i sve više-impedantne putanje, još uvijek budu "zarobljene" u tom GND shildingu!

[ronovar]

UPDATE:
- dioda okrenuta
- routirani komplet NEG strana
- dodani par padova za bolje hladjenje na IC1
- dodani padovi na L2, pa dali da stavim jos jedan red da budu dva reda zbog boljeg hladjenja?

Ostao bih na rasporedu ovakav kakav jeste, jer putanje su OK, a ako bude problema stavi se preko zavojnica i iC mali aluminijski shield da sprijeci sirenje EMI unutar kutije mada mislim da ce ovako biti super i nece EMI da pravi probleme.

U prilogu PDF SCH i LAYOUT pa ako se moze pogledati dali je to to sto se tice TOP layera (signali), i ako jeste onda bih krenuo sa BOTTOM layerom bakrenim zasekom da se routira GND i da se povezu padovi.

Ja imam u planu kada uSwitcher budu gotov da se strana na kojoj su SMD komponente stavi deblji thermalni pad i da se preko M2.5 sarafa stegne PCB izmedju kucista uredjaja i uSwitcher a izmedju kucista i uSwichera se nalazi thermalni pad koji malo sprijeci sirenje EMI i jos k tome imamo hladjenje preko kucista i thermalnog pada, pa tako dobijemo dva u jedan rjesenje.

Predlozio bih da dok smo jos na POS i NEG boost-inverteru da se napravi tablica promjene otpornika za razlicite izlazne napone i koju struju mozemo max ocekivati, posto SSwitcher ima tako pa da tu tablicu dodam na schematic.

Izlazni max napon neka bude +/-18VDC a minimalni +/-12VDC @ 300mA OUT.

Za 18VDC out trebamo onda korisiti LDO LM317/337 zamjenu regulatore u SMD kucistu posto LDO imaju dropout oko 350mV pa ako idemo sa boost/inverting naponom od 19 do 19.5VDC da se dobije 18VDC posto vidim da nekvi preampi na ovom forumu rade na +/-18VDC ako se koristi mosfet u izlazu, a ako je opamp onda +/-15VDC je savrseno.

Izlazni naponi:

+/- 18V 17V 15V 12V @ 300mA max.

[Vlada021]

Evo šta kaže PI filtracija izmedju Boost i AS POS

-imamo peaking PI filtracije i parazita sa nekih +16dB @ 18KHz na samom ulazu u AS
-postavio sam odziv PSRR bez i sa PI filtracijom

Pozdrav, moram da pitam, dali postoji razlog zbog čega je voltage devider urađen sa 735R otpornicima na ulazu u op amp, možda je spomenuto ali nisam pohvatao izgleda. Hvala.

[ronovar]

U prilogu routirani BOTTOM (GND) layer, gdje sam vodio forsirano vodjenje struje prema shemi i stavljena je poveca GND fleka bakra za hladjenje IC1 chipa.

PITANJA:

- dali se USB-C 4 pada koji drze USB-C konektor spajaju na GND?
- izlazni kond C6 GND se spaja sa GND C14 da tvorimo KELVIN sensing i dali moze se tako spajat VGND zajedno da dobijemo cim manje fluktacije napona?

[Dragan100]

Pozdrav, moram da pitam, dali postoji razlog zbog čega je voltage devider urađen sa 735R otpornicima na ulazu u op amp, možda je spomenuto ali nisam pohvatao izgleda. Hvala.

Taj divider želimo da unosi što manje ulaznog naponskog šuma, Imp={R8//R9//C3}, da bi njegov Johnson noise bio što manji.
Kalkulacijom, pa i simulacijom slično, dobio sam vrednost dividera nekih 700R-700R-22uF.

Tada nije ni thermalna disipacija na tim otpornicima preterana, pa da se i iz tog naslova poviša ulazni naponski šum.
Imamo cca 10mA tog dividera i oko 80mW po otporniku disipacije.

Sad zašto možda ta vrednost 735R u shemi?
Pogledao sam na LCSC MELF otpornike veličine 0402
i najbliža vrednost toj gore kalkulisani (700R+/-10%) našao sam baš te 735R da su na stanju, jeftini.

Inače se stavljaju u rangu 680R...820R, da zadržimo cca željenu bias struju oko 10mA_max,
što je i dodatna Bleeder struja za pravilan rad LM317/337

[Dragan100]

U prilogu routirani BOTTOM (GND) layer, gdje sam vodio forsirano vodjenje struje prema shemi i stavljena je poveca GND fleka bakra za hladjenje IC1 chipa.

PITANJA:

- dali se USB-C 4 pada koji drze USB-C konektor spajaju na GND?
- izlazni kond C6 GND se spaja sa GND C14 da tvorimo KELVIN sensing i dali moze se tako spajat VGND zajedno da dobijemo cim manje fluktacije napona?

Mogu se spajati na GND ti padovi od USB-C konektora!

Iz prijašnjih postova, gdje smo crtali putanje Ton i Toff, pa dani neki prijedlozi oko postavljanja elemenata i njihovih routiranja,
sve do Sprint rešenja... moglo se vidjeti, kako teku struje u tim intervalima (2)!

Ton
Cin->Lboost->IC SW->IC GND->Cin je ta Power putanja

Toff
Cin->Lboost->IC SW->Dboost->Cout->(GND OUT->GND IC->GND IN)->Cin

GND IC je ta zajednička tačka, koja je i zadužena za Return GND FB Kelvin sensing (ako ga hočemo baš raditi), 
iako je mala fluktuacija napona izlaza Boost za nas tu bez-predmetna, jer imamo AS visokog PSRR kojeg čemo adekvatno izvesti za tačan izlazni napon.

Vidi prije kako sam ti dao predlošku u Sprintu za taj Bottom GND 
Imaš i Bottom stranu

a struje GND teku ovako:



Samo tu kod GND ICja imaju zajedničku tačku IN_GND i OUT_GND!

[ronovar]

Popravljeni kelvin sensing kod GND-a. Stavio sam da 2 i pol PAD-a je na IC gnda a drugih 2 i pol PAD-a da ide na izlazne Cout. Dali je tako OK, te dali mora da bude tocno ispod IC1 GND padova taj kelvin sensing ili moze ovako dolje od IC1?

[Dragan100]

Nevidim baš kako je GND_IN spojen do GND_ICja!
GND_OUT i GND_IC je OK inače.

Teško mi je raspoznati šta gdje ide sa toliko popisanog routiranja,
stavi i drugi layer sliku, lakše če mi bit!

[ronovar]

Mozda bude ovako lakse sa lay6 file koji je uvezen iz Fusion 360.

Za NEG stranu izlaz iz Diode ce ici na Cout ako sam dobro shvatio iz slika posto IC2 je na GND na L R i C, nema GND spojen na GND nego je VOut.

[ronovar]

A evo i 3D preview da se vidi kako to zasada izgleda, mozete u browseru rootirati i zoomirati uSwitcher

https://a360.co/3StOg9q

U prilogu routirani GND i za NEG, tako da ako moze ispravak GND layera sto se popraviti mora da bude kelvin sensing na GND IC-a.

[Dragan100]

GND_IN i GND_OUT spajaju se SAMO kod GND_ICja tamo gdje imaš viase izmedju layera.

----------------------------------------------------------

Kelvin sensing je način oduzimanja uzorka, neznam gdje smo to več detaljno odradili.

Zapravo je to pravilan način kako čemo signalni, sičušni signal za svrhe kontrole (tu je to naš FB i njegova Return)
uzeti na pravom mestu, tu, gdje su struje jače za faktor 10^5 ili više od tog našeg signalnog,
gdje imamo i bezbroj dodatnih smetnji,
pa induciranja tih struja u sam signalni vod...itd
zato se jih vodi kao diferencijalni signal!

Pogledaj si: Kelvin sensing PCB metods

[ronovar]

U prilogu GND_IN routiran na padove ispod IC_GND, pa pretpostavljam da oznaceno zeleno spajam skupa ili da maknem te padove posto su to GND padovi od IC ali su odmaknuti od IC.
Spajam skupa GND bottom layer ili ostavljam tako sa bakrenim zasekom zeleno oznaceni krug na slici?

Drugo pitanje je gdje se na NEG strani spaja GND_IN? Ja sam spajao GND_IN na izlaznu Diodu i onda na Cout_GND.