Thread Rating:
  • 0 Vote(s) - 0 Average
  • 1
  • 2
  • 3
  • 4
  • 5
LT1970 - Eksperimenti
#1
Evo nova tema oko 4-kvadratnog U/I regulatora baziranom na LT1970.

Poceo sam prvo malo u simulatoru da proverim kako LT1970 sa dodatnim tranzistorima radi i po svemu sudeci to radi korektno.

Shema je bazirana na ovoj Macolinoj verziji:
http://forum.yu3ma.net/attachment.php?aid=15481

[Image: attachment.php?aid=21381]

Odziv sa trouglastim pobudnim signalom (Vset) i setovanim strujnim limitom na 2A (Iset = 2V):

[Image: attachment.php?aid=21382]

Isto sve samo bez aktiviranja strujnog limita (Iset = 5V) i nesto manji pobudni trouglasti signal:

[Image: attachment.php?aid=21383]

Jedino sto sam do sad primetio je da je potrebno malo ustelovati otpornike R8 i R2 da bi se na izlazu dobio simetricni swing napona sto je vezano za sam izbor MOS-FET tranzistora.

Nastavak sledi ...


Attached Files Thumbnail(s)


.asc   LT1970-REG.asc (Size: 10,17 KB / Downloads: 10)
Reply
#2
Imam jedno pitanje oko ove sheme, naime na izlaznim tranzistorima je relativno "slaba" pobuda i ne moze da se potpuno zatvori tranzistor pa dobijem na izlazu sprave relativno mali swing napona, na koji nacin mogu to da poboljsam, dakle ako je moguce da ide sto blize rejlovima napajanja? Kao da mi fali jos jedan stepen pojacanja tu ali ne znam kako to uklopiti ...

Situacija se poboljsava ako vise opteretim LT na izlazu, zamene se 470Ohm sa recimo 100Ohm ili manje ali onda dolazim u problem sa discipacijom na IC tako da mi jos nesto tu fali ...
Reply
#3
R8 i R2 u simulaciji su ti 120R, pokušaj sa večim 150-220R
R5 i R6 iskalkuliraj tako da ti ne predje izlaz sink/source više od 500mA, sa max naponom izlaza,niže od nekih 330R nebi išao.

Sklop je nalik nekom pojačalu sa op-ampom na ulazu koji preko potrošnje na svom izlazu na svojim vodovima napajanja
modulira strujni signal koji preko otpornika (na tvojoj shemi R8 i R2) drivaju izlazni par.
Tu nastane taj problem jer je opamp limitiran sa naponom napajanja (recimo max +/-18VDC)
a tu sa 1970 imamo interni izlazni stepen
koji se može napajati posebno (pinovi V+ i V-) sa naponom do max ICja.

Najverovatnije neče iči do railova, koji volt manje čemo imati na izlazu.

Stavi i Gate otpornike od cca 100R i gate-source charge pull-down otpornike od cca 2k2-3k3.
LP
Dragan
Reply
#4
Miki,
izlazi moraju biti baš na pragu prevodjenja ili još bolje daj jim neku malu mirnu struju (mosfetima)
tako če se odazivati več sa minimalnim naponskim promenama na R2 i R8 (stavi trimmpotove pa nadji odgovarajuču vrednost)
slično kao kod izlaza pojačala u ABclassi.
Mirnu struju meri sa nekim malim otpornikom uguranim od drainova izlaznih mosfeta prema izlazu (0R1 biče dovoljan, a možeš ga tamo kasnije i ostaviti)

Izlaz iz LTja opterečenje je za sink/sourse pinove V+ i V- i dalje za otpornike R2 i R8 koji su tada naponski izvori koji drivaju mosfete.
Treba nači tu uravnoteženost i još da su oba mosfeta podjednako na pragu ili več u samom provodjenju.
LP
Dragan
Reply
#5
Da, ceo sklop lici na neki Audio Amp, u krajnjem slucaju se tako i ponasa samo sto ima jos strujnu kontrolu.
A kako/gde da dodam bias kolo za izlazne MOS-FET?

Inace sam probao u simulatoru i verziju sa BJT u izlazu, video sam da "moze" sad koliko dobro nisam jos razradio.
U sustini mi je krajnji cilj BJT komplementarni par jer mogu upotrebiti ThermalTrack tranzistore i da ih ultimativno stitim od previsoke temperature.
Reply
#6
Da, "čisti" Audio AMP samo radi od DC do nekih 5-8KHz :-), OK tačno češ znati sa četvrtkama na ulazu :-)



Nešto sam preradio strujni izlaz u CFP ili Sziklai sa BD139/140 -16  (tu bi dobro došli oni sa večim h_fe ) i sa TT
"Bias kolo" nije klasično jer ga treba razvuči prema napajanju (nemože preko baza izlaznih),
zapravo treba pronači pravu vrednost otporu R8 i R2,
kako imaju potrošnju izlazi V+ i V- kada su odvojeni od pinova Vcc i Vee oko 3-7mA (to nam je sada mirna struja za naš bias)
trebali bi imati otpori R8 i R2 vrednost od cca 90R pa do 200R da bi BDji bili biasirani baš na pragu Aclasse
i tako bi se odazivali baš na najmanju promenu izlaza LT1970, znači nebi se čekalo da se dodje tek do tog praga.
TTji su preko 0R1 (ili manji nebitno) vezani na izlaz pa možeš na njima čekirati sada taj prag prevodjenja
(može biti samo nekoliko desetina mA, ...dovoljno)

TT diode vežeš na neki komparator sa histerezisom (recimo da ima histerezis barem 10°K) koji če kad dostigne kritičnu vrednost
oboriti napon na Enable pinu ispod 0,8VDC. Enable pin odspaja i izlazni dio samog LT1970 pa neče biti ni izlaz CFP aktivan.
BDje staviti na svoj hladnjačič (CFP režim).

Vrednosti u shemi (samo pozitivnu granu sam odradio, negativna je simetrična)
sam stavio odokativno i prepravio sam je u Paintu, jer sada mi nisu dostupne druge fensi alatke :-)
LP
Dragan
Reply
#7
Hvala puno, ovo bi trebalo da bude OK, probacu u simulatoru. Planirao sam bas tako Enable pin za gasenje, zbog alarma od temperature + manuelno preko prekidaca.

Inace cela caka ovo "4Q-AMP" je u tome sto imamo dva ulaza, za struju i napon, trenutno namesteni od 0 do +5V koji obuhvata i negativni i pozitivni rail. Pojacanje je definisano tacno 10X i mozemo da ga menjamo po potrebi zavisno od ulaznog napona.
Za strujni limit u DS stoji jedna bitna informacija a to je da minimalni napon na VCsnk 0.1V gde radi ispravno, ispod te vrednosti ne moze da obradi jer je napon na shunt onda svega nekoliko mV i to je vec opseg offseta i ne moze se ici ispod.

Probao sam na predhodnoj simulaciji sa MOS-FET da namestim mirnu struju cca 30mA i onda je sve "proradilo" kako treba, dobio sam Rail-To-Rail izlaz sa saturacijom od 20-50mV pri maksimalnoj struji sto je manje napona nego na 0.1Ohm shuntu!
Odnosom R5 i R6 se definise balans izmedju IC i izlaznog stepena tako da mozemo to po potrebi korigovati tj za vece izlazne napone (>30V) moraju vise da preuzmu tranzistori a IC mora da bude u okviru +/-15V sa koliko se pobudni stepen napaja.

Uzgred, komparator za struju Isrc i Isnk radi odlicno i vrlo brzo, u DS navode 4us prelazak iz CV u CC mod. Za LED indikaciju je krajnje prosto dok moze da se doda i malo logike pa da ima i latch/reset strujnu zastitu sto je vrlo korisna opcija. Takodje su ovde u shemi spojene Isrc i Isnk kontrole ali mogu biti i razdvojene sto moze biti korisno kada hocemo da se ogranicimo samo na odredjeni kvadrant rada.
Reply
#8
(10-19-2016, 10:23 AM)mikikg Wrote: Inace cela caka ovo "4Q-AMP" je u tome sto imamo dva ulaza, za struju i napon, trenutno namesteni od 0 do +5V koji obuhvata i negativni i pozitivni rail.
Pojacanje je definisano tacno 10X i mozemo da ga menjamo po potrebi zavisno od ulaznog napona.
Za strujni limit u DS stoji jedna bitna informacija a to je da minimalni napon na VCsnk 0.1V gde radi ispravno, ispod te vrednosti ne moze da obradi jer je napon na shunt onda svega nekoliko mV i to je vec opseg offseta i ne moze se ici ispod.

Uzgred, komparator za struju Isrc i Isnk radi odlicno i vrlo brzo, u DS navode 4us prelazak iz CV u CC mod. Za LED indikaciju je krajnje prosto dok moze da se doda i malo logike pa da ima i latch/reset strujnu zastitu sto je vrlo korisna opcija. Takodje su ovde u shemi spojene Isrc i Isnk kontrole ali mogu biti i razdvojene sto moze biti korisno kada hocemo da se ogranicimo samo na odredjeni kvadrant rada.
Mogli bismo i probati dali je interni GM1 opamp dovoljno brz
(u DS baš za njega explicitno ne piše ali ima neveden A_vol od 150V/mV što je cca OLG 103dB
i GBW od 3,6MHz, pa smatram da če biti dovoljno!)
i prepraviti NFB kako bi probudili Integrator sa brzinom oko 70-100KHz (ako može i više!).

Od LT1970 out prema (-)in pinu je sada kond C7 od 47pF i kao takav limiter je za BW i kao mala kompenzacija,
stavio bi ga ranga 2,2nF-3,3nF.
LP
Dragan
Reply
#9
Probao sam u simulatoru BJT izlazni stepen i imam utisak da ne radi stabilno kao MOS-FET varijanta. Sad je to pitanje sta simulator i prikazuje sigurno je to u realnosti drugacije ...
Reply
#10
(10-19-2016, 06:31 PM)mikikg Wrote: Probao sam u simulatoru BJT izlazni stepen i imam utisak da ne radi stabilno kao MOS-FET varijanta. Sad je to pitanje sta simulator i prikazuje sigurno je to u realnosti drugacije ...

Imaš li možda koji graf simulacije za usporedbu,
dali je regulacija prespora
kako se odaziva na brze ćetvrtke, imamo li jakih overshoota, dug settling time

Simulacijski model je sigurno zadovoljavajuči, nije naravno real world ali nam barem pokazuje tendenciju sklopa.

Miki, lako prepravimo Mosfet izlazni par u Hybrida:
relativno mali Mosfet (irf530/9530 ili sličan moderniji sa malim Q_gate) koji ganja TT
LP
Dragan
Reply
#11
>> relativno mali Mosfet (irf530/9530 ili sličan moderniji sa malim Q_gate) koji ganja TT

To mi je isto palo na pamet da se uradi, u sustini ce imati isti broj tranzistora kao i sad ali ce drajv biti daleko brzi, bar tako mislim i samim tim manje potencialno problema jer bez izlaznog stepena sve radi vrlo fino.

Postavicu kasnije rezultate simulacije sa trenutnom postavkom.
Reply
#12
Oscilogrami za MOS-FET verziju.
Po ovome to radi odlicno, obratiti paznju na 10uF na izlazu :-)
Proveravao sam u AC analizi faznu marginu, pojacanje sa 6dB opadne na 0dB gde je faza pomerena svega nekih 45 stepeni sto je malo "predobro" jer ostaje preko 135 stepeni margine?! Da li je moguce? Smile

[Image: attachment.php?aid=21414]

[Image: attachment.php?aid=21415]


Attached Files Thumbnail(s)


.asc   LT1970-REG.asc (Size: 10,95 KB / Downloads: 5)
Reply
#13
Stigao mi je LT1970 iz Farnell-a,kad otvorih kutiju 6x6cm skoro sam pomislio kutija prazna kad ono buva se zalepila na poklopcu.Doduše pisalo je za kućište TSSOP20 ali se ipak iznenadih.E sad pitanje ako bi izradio adapter na DIL20 pa ujedno I hladnjak da li bi to poremetilo karakteristike?
Reply


Forum Jump:


Users browsing this thread: 1 Guest(s)