Thread Rating:
  • 0 Vote(s) - 0 Average
  • 1
  • 2
  • 3
  • 4
  • 5
LNA 60dB D100
Sto se mene tice dobro je i ovako i onako : )
Reply
Imamo li sada definitivnu verziju?
Reply
(02-17-2025, 02:20 PM)Braca Wrote: Imamo li sada definitivnu verziju?

:-)
Definitivno NE!

Još smišljam, okrečem..., 
nisam GND stavio na TOP i BOTTOM stranu, da se vidi malo bolje razpored, inače strogo ide.

Sačekajmo još koji dan! Sad bi sve okrenuo, doveo IPEX input na gornju ivicu,
LP
Dragan
Reply
To je bilo retoričko pitanje - bolje polako, ali sigurno.
Reply
Retorika definitivno, :-)
...ali treba ugrijeti stolicu/guz**u i nakom par-GIGA klikova izpadne mi opet nešto:

-ulazni signal na vrhu PCBja
-ugurao sam i footprint za SOT23-5 OPA1655, ugnjezdio ga izmedju SOIC8, vodovi kratki, pa se stavi šta se dobije jeftinije
-Layer1 signal ima jumpere kratke do PCIe slota, prije preko cijele PCB i popreko preko ulaznog dijela i NFB
-Layer2 za napajanje, odmaknjeno sa strane
-viasi PGND tamo gdje hočemo popuniti sa GNDshildingom, nigdje nemamo GNDplane, 
jer iz GNDshildinga nemamo oduzem za potrebe procesiranja signala
-Trimmpot štelanje P1 je sad tačno na sredini PCBja, označeno, pa je lakše kasnije odraditi rupicu na tom Bottom poklopcu,
za dostup štelanja, štelamo sa neinduktivnim šrafcigerom za kalibraciju osciloskopa, min cca 25mm dugačkom
- Shild poklopac (2 kom za jedan modul) 
- .zip file sa svim potrebnim za izradu PCBja

[Image: attachment.php?aid=44897] 


[Image: attachment.php?aid=44894] [Image: attachment.php?aid=44895]
[Image: attachment.php?aid=44893] [Image: attachment.php?aid=44892]
[Image: attachment.php?aid=44891] [Image: attachment.php?aid=44890]


Attached Files
.jpg   ULNA D100 JFET iner2 power layer.jpg (Size: 95,57 KB / Downloads: 171)
.jpg   ULNA D100 JFET iner1 signal layer.jpg (Size: 104,67 KB / Downloads: 168)
.jpg   ULNA D100 JFET bottom layer.jpg (Size: 164,9 KB / Downloads: 156)
.jpg   ULNA D100 JFET top layer.jpg (Size: 195,88 KB / Downloads: 158)
.jpg   ULNA D100 JFET top 3D.jpg (Size: 157,66 KB / Downloads: 148)
.jpg   ULNA D100 JFET bottom 3D.jpg (Size: 143,8 KB / Downloads: 150)
.zip   ULNA D100 JFET.zip (Size: 336,68 KB / Downloads: 3)
.jpg   osc srewdriver.jpg (Size: 20,67 KB / Downloads: 244)
LP
Dragan
Reply
Baaš doobro ugrejana stolica! Smile
"Lako je napraviti preterano jako, teško je napraviti Dovoljno jako!" [Image: smile.gif]
Reply
(02-18-2025, 05:10 PM)Bocko Wrote: Baaš doobro ugrejana stolica! Smile

Da znaš da mi se usijala!
:-)
LP
Dragan
Reply
Sada će se usijati i mašine kod JlcPcb - pločice za prototip naručene.
Reply
Braca,
da odradim i glavni PCB sa:
-ulazni dio sa DCbloking, ulaznima otpornicima 10M (koje češ nabaviti ->daj link, može i TH) Clamping,
koje sve treba biti oklopljeno sa Shilding poklopcem direktno na PCBju kao kod Modula

-DCservo (ovaj ima nisku impedancu, pa može i van Shildinga, skupa sa PCIe konektorima (odradim za 4 konektora, onda se stavlja ko-koliko-hoče)

-jedan PCIe konektor če imati pored i TP1 i TP2 test tačke (TH metalizirano) za "ubosti" pipalice DMMa
jer treba svaki modul ULNA JFET D100 podesiti, to radimo jedan po jedan u kompletnom radnom sklopu.

-SUM imat če podešavanje exzaktnih 60dB pojačanja u zavisnosti upotrebljenih ULNA modula,
predvidjena lemna mesta za više otpornika podešavanja GAINA pa i za jedan trimmpot GAIN ADJ

-Izlazni Buffer, podešavanje izlaznog offseta
-napajanje EXTERNO

Tako bi se mogao testirati onda ceo prototip!

Možda da se predvidi na glavnoj PCB i jedan jednostavan Sinus oscilator 1KHz sa izlazom 1mVpp za potrebe kalibracije Ukupnog pojačanja 60dB (od IN do BufferOUT)?
Naravno, kasnije se ga jednostavnim jumperom izbaci iz priče, da ne interferira uopšte!
:-)
LP
Dragan
Reply
Dragane, meni za prvi test nije potrebna matična pločica, jer sa izuzetkom servo kola, ULNA modul sadrži skoro sve što mi je potrebno za prva merenja.
Naravno, ulazni RC član će morati da bude improvizovan na pomoćnoj pločici, a ako baš zapne za servo, i njega ću improvizovati.

Što se kalibracije pojačanja tiče, tu bi neki AC kalibrator (oscilator) bio koristan, ali mi iskustvo govori da je to zahtevan projekat.
Srećom, postoji jednostavan alternativni metod, koji se zasniva na merenju termičkog šuma otpornika.
U konkretnom slučaju, na ulaz LNA vezujem kvalitetan otpornik čiji je šum oko 10 puta veći od šuma ULNA (napr. 1k, šum na 22ºC: 4,037nV/rtHz), tako da na izlazu očekujem 4.07 µV/rtHz.
Ako mi ADC u spektru pokaže 4µV/rtHz, pojačanje ULNA je 89,85dB, a napraviti AC kalibrator tog ranga nije lako.

U prilogu su rezultati merenja šuma Wurcer-ovog LNA (0,7nV/rtHz) pomoću Cosmos-a. Odozdo naviše je nativni šum LNA (ulaz na masi, 0,7nV/rtHz), zatim na ulazu otpornik od 100R (1,28nV/rtHz @ 22ºC), a vrhu je šum otpornika od 1538R (5nV/rtHz @ 22ºC).
Sva tri spektra prikazuju korektan rezultat i to na ADC opsegu od 4,5V.

Naravno, ovo moje pisanije ne znači da sam protiv razvoja matične pločice, već samo da mi za prve testove nije neophodna.
Kad smo već kod toga, imam dilemu da li će nekom za audio biti potrebno više od dva ULNA modula, jer smo tada već oko šuma Groner-ovog LNA (sa dva modula imamo računski šum reda 0,39nV/rtHz, a sa četiri 0,275 nV/rtHz - nije baš veliki dobitak).
Za ilustraciju, moj LNA po Wurcer-ovoj šemi ima sa samo jednim tranzistorom šum od 0,7nV/rtHz (OK, imao sam sreće da se između pet tranzistora našao jedan rekorder)


Attached Files
.png   WLNA_Noise_100R_1k538_nVrtHz.png (Size: 52,17 KB / Downloads: 16)
Reply
Glavna ULNA_PCB  79x133mm
Doradim još sitnicu-dve...

[Image: attachment.php?aid=45034]


Attached Files
.jpg   ULNA MainPCB.jpg (Size: 253,47 KB / Downloads: 126)
LP
Dragan
Reply
Bravo Dragane!

Dobro je što sam naručio 50 IPEX konektora za PCB Big Grin

Gde imamo definitivnu šemu matične pločice?
Reply
I nije tako losa EasyEda za crtanje pcb-a cini mi se, a neko ju je cini mi se odlicno skontao! : )

Predvidi i gnd rupicu TP pored tih tp rupa da moze feder da u nju zapne, na primer da iz jedne rupe za feder moze da se dohvati nekoliko tp tacki
Reply
(02-27-2025, 01:07 PM)Braca Wrote: Gde imamo definitivnu šemu matične pločice?

Za sada je ULNA MainPCB po ovoj shemi:


Attached Files
.pdf   ULNA MainPCB.pdf (Size: 444,49 KB / Downloads: 17)
LP
Dragan
Reply
(02-27-2025, 01:54 PM)savan Wrote: Predvidi i gnd rupicu TP pored tih tp rupa da moze feder da u nju zapne, na primer da iz jedne rupe za feder moze da se dohvati nekoliko tp tacki

TP1 i TP2 idu za merenje zajedno, tu ide DMM DC merenje i trimovanje na 0,0mV svakog ULNA modula posebno,
to je onaj trimmpot na modulu.

GAIN 60dB odradit če se po preporukama @Braca,

a za izlazni OFFSET mogao bi predvidjeti merno mesto na PCBju, ili se meri na izlaznom konektoru OUT_OSC/OUT_BNC/OUT_XLR svejedno.

Gore levo na preliminarnoj MainPCB imamo i 2x4 rupice, tu stavljamo kratkospojnike NET_TIE, jer inače nisam mogao razdvojiti GND_@Layer,
kako bi jih spojio na kraju zajedno samo na jednoj tački, što je sad odradjeno baš time!
Jedino idu TH rupe tamo MultiLayer! Moram doraditi!

Kod ULNA Modula nije to gore bilo bitno, jer osim NFB_bottom nismo imali druge GND, a to sam razdvojio več prije na IPEX_IN_GND, što je i MasterGND,
pa su mogli GNDji sa svih layera zajedno bilo gdje, jer je sve bez ikakve struje, ni leakage, nego striktno samo GND_Shilding!

Ulazni dio sam "stisnuo"na TOP layer, da ga na kraju pokrijemo Shildingom EMI, ispod ima 3layera GND, predvidjeo sam dve mere Masach shildinga:
-manji MS490-10S visine 7,5mm
-veči  MS548-10S visine 11mm
zavisno koji kond, ili 2kom serijski čemo jih nač!

EDIT:
Ulazni kond 1uF Film PP >150VDC ide na bok, ležečki, pa se ga bira:
- da nije "pre-debeo" preko 7,0mm za MS490-10S
- da nije "pre debeo" preko 10,5mm za MS549-10S
LP
Dragan
Reply
ULNA MainPCI svi potrebni filovi


Attached Files
.zip   ULNA MainPCI.zip (Size: 2,44 MB / Downloads: 7)
LP
Dragan
Reply
Odlično, sada imamo sve!

Juče samo dobio materijal od Digikey-a, pločice i ostatak materijala (od LCSC) su na putu.
Računam da ću za desetak dana moći da počnem sa lemljenjem ULNA modula.
Matična pločica će čekati rezultate prvih merenja.
Reply
(03-01-2025, 12:30 PM)Braca Wrote: Odlično, sada imamo sve!

Juče samo dobio materijal od Digikey-a, pločice i ostatak materijala (od LCSC) su na putu.
Računam da ću za desetak dana moći da počnem sa lemljenjem ULNA modula.
Matična pločica će čekati rezultate prvih merenja.

Odlično Braca,

reci mi kojim naponom češ testirati ULNA module?

Da pripremim pomočnu shemu, kako da priklopimo bez DCservoa, običnim DCoffset trimmpotom, 
pa da i pogledam koje se napone-biase onda očekuje po sekcijama, da smo spremni za morebit "debuging"!
LP
Dragan
Reply
Prvi test će ići po šemi, dakle pri naponu napajanja od ±7,75V iz lab. ispravljača, a ako bude previše bruma, imam i podesivi LDO modul sa serijom TPS7Axxxx.
Ako DC na izlazu iz modula ne bude prevelik, recimo reda par stotina mV, neće biti problema da se priključi na Cosmos ADC.
Wurcer-ov LNA ima na izlazu polovinu napona punog LiPo akumulatora od 11,5V i ide bez problema direktno na Cosmos.
Reply
Odlično!

ULNA modul zatreba na svom ulazu negativnu polarizaciju od oko -500mV do -1100mV (po DS),
pa treba odraditi jedan jednostavan Offset trimm, ako nema DCservo, inače če izlaz opampa zalepiti na jedan od RAILova:
-ulaz polarizacija prema 0,0V -> izlaz opampa ide na +RAIL
-ulaz polar. prema -1,2V (ili negativnije) -> izlaz opampa ide na -RAIL

Ako imaš LiPo akumulatore sa punim naponom od 11,5VDC, nadam se da imaš jedan par njih, onda radije odradi TEST sa njima.
SIM očekivani naponi sa napajanjem +/-11,5VDC

[Image: attachment.php?aid=45067]


Attached Files
.jpg   ULNA JFET D100 11V5 Offset.JPG (Size: 115,82 KB / Downloads: 9)
LP
Dragan
Reply


Forum Jump:


Users browsing this thread: 1 Guest(s)