Thread Rating:
  • 0 Vote(s) - 0 Average
  • 1
  • 2
  • 3
  • 4
  • 5
LNA 60dB D100
Sto se mene tice dobro je i ovako i onako : )
Reply
Imamo li sada definitivnu verziju?
Reply
(02-17-2025, 02:20 PM)Braca Wrote: Imamo li sada definitivnu verziju?

:-)
Definitivno NE!

Još smišljam, okrečem..., 
nisam GND stavio na TOP i BOTTOM stranu, da se vidi malo bolje razpored, inače strogo ide.

Sačekajmo još koji dan! Sad bi sve okrenuo, doveo IPEX input na gornju ivicu,
LP
Dragan
Reply
To je bilo retoričko pitanje - bolje polako, ali sigurno.
Reply
Retorika definitivno, :-)
...ali treba ugrijeti stolicu/guz**u i nakom par-GIGA klikova izpadne mi opet nešto:

-ulazni signal na vrhu PCBja
-ugurao sam i footprint za SOT23-5 OPA1655, ugnjezdio ga izmedju SOIC8, vodovi kratki, pa se stavi šta se dobije jeftinije
-Layer1 signal ima jumpere kratke do PCIe slota, prije preko cijele PCB i popreko preko ulaznog dijela i NFB
-Layer2 za napajanje, odmaknjeno sa strane
-viasi PGND tamo gdje hočemo popuniti sa GNDshildingom, nigdje nemamo GNDplane, 
jer iz GNDshildinga nemamo oduzem za potrebe procesiranja signala
-Trimmpot štelanje P1 je sad tačno na sredini PCBja, označeno, pa je lakše kasnije odraditi rupicu na tom Bottom poklopcu,
za dostup štelanja, štelamo sa neinduktivnim šrafcigerom za kalibraciju osciloskopa, min cca 25mm dugačkom
- Shild poklopac (2 kom za jedan modul) 
- .zip file sa svim potrebnim za izradu PCBja

[Image: attachment.php?aid=44897] 


[Image: attachment.php?aid=44894] [Image: attachment.php?aid=44895]
[Image: attachment.php?aid=44893] [Image: attachment.php?aid=44892]
[Image: attachment.php?aid=44891] [Image: attachment.php?aid=44890]


Attached Files
.jpg   ULNA D100 JFET iner2 power layer.jpg (Size: 95,57 KB / Downloads: 118)
.jpg   ULNA D100 JFET iner1 signal layer.jpg (Size: 104,67 KB / Downloads: 115)
.jpg   ULNA D100 JFET bottom layer.jpg (Size: 164,9 KB / Downloads: 109)
.jpg   ULNA D100 JFET top layer.jpg (Size: 195,88 KB / Downloads: 111)
.jpg   ULNA D100 JFET top 3D.jpg (Size: 157,66 KB / Downloads: 94)
.jpg   ULNA D100 JFET bottom 3D.jpg (Size: 143,8 KB / Downloads: 96)
.zip   ULNA D100 JFET.zip (Size: 336,68 KB / Downloads: 2)
.jpg   osc srewdriver.jpg (Size: 20,67 KB / Downloads: 95)
LP
Dragan
Reply
Baaš doobro ugrejana stolica! Smile
"Lako je napraviti preterano jako, teško je napraviti Dovoljno jako!" [Image: smile.gif]
Reply
(02-18-2025, 05:10 PM)Bocko Wrote: Baaš doobro ugrejana stolica! Smile

Da znaš da mi se usijala!
:-)
LP
Dragan
Reply
Sada će se usijati i mašine kod JlcPcb - pločice za prototip naručene.
Reply
Braca,
da odradim i glavni PCB sa:
-ulazni dio sa DCbloking, ulaznima otpornicima 10M (koje češ nabaviti ->daj link, može i TH) Clamping,
koje sve treba biti oklopljeno sa Shilding poklopcem direktno na PCBju kao kod Modula

-DCservo (ovaj ima nisku impedancu, pa može i van Shildinga, skupa sa PCIe konektorima (odradim za 4 konektora, onda se stavlja ko-koliko-hoče)

-jedan PCIe konektor če imati pored i TP1 i TP2 test tačke (TH metalizirano) za "ubosti" pipalice DMMa
jer treba svaki modul ULNA JFET D100 podesiti, to radimo jedan po jedan u kompletnom radnom sklopu.

-SUM imat če podešavanje exzaktnih 60dB pojačanja u zavisnosti upotrebljenih ULNA modula,
predvidjena lemna mesta za više otpornika podešavanja GAINA pa i za jedan trimmpot GAIN ADJ

-Izlazni Buffer, podešavanje izlaznog offseta
-napajanje EXTERNO

Tako bi se mogao testirati onda ceo prototip!

Možda da se predvidi na glavnoj PCB i jedan jednostavan Sinus oscilator 1KHz sa izlazom 1mVpp za potrebe kalibracije Ukupnog pojačanja 60dB (od IN do BufferOUT)?
Naravno, kasnije se ga jednostavnim jumperom izbaci iz priče, da ne interferira uopšte!
:-)
LP
Dragan
Reply


Forum Jump:


Users browsing this thread: 1 Guest(s)