VGA i HDMI su zanimljivi ali da vidimo nesto malo ozbiljnije, na primer kako moze da se implementira Sigma-Delta interface sa brojacem od 16bit a jos bolje od 24bit ili 32bit, koji je maksimalni Clock brojaca, za iole ozbiljnije stvari treba 100+MHz, da li moze PLL da se napravi (tesko) koji dize na 1,2,3 pa cak do 11GHz, tesko to moze da odradi taj malac cak i sa FPGA blokovima, moze nesto hibridno da se odradi kao kod PIC-a i njegovim CLC blokovima ali sve se vrti oko brzine Clock-a, mora da se "odšrafi" clock >1GHz za ozbiljne perfomanse PWM-a i Capture/Compare logike kod brojaca.
Zanimljivo je napraviti Sigma-Delta A/D konverter gde je sa tim FPGA celijama odradjena potreba logika, da radi u HW sve sto treba i samo se citaju vrednosti brojaca.
Koji je maksimalni sample-rate vs rezolucija moguca u ovoj kombinaciji sa Rpi Pico?
Problematicno je, counter od 1bit ima jedan Flip-Flop, counter od 24bit ima 24 Flip-Flop-ova, treba bar jos toliko za "capture" registre + nekoliko logickih kapija za core logiku, nisam siguran da ima toliko slobodnih FPGA blokova?!
![[Image: attachment.php?aid=35236]](https://forum.yu3ma.net/attachment.php?aid=35236)
Zanimljivo je napraviti Sigma-Delta A/D konverter gde je sa tim FPGA celijama odradjena potreba logika, da radi u HW sve sto treba i samo se citaju vrednosti brojaca.
Koji je maksimalni sample-rate vs rezolucija moguca u ovoj kombinaciji sa Rpi Pico?
Problematicno je, counter od 1bit ima jedan Flip-Flop, counter od 24bit ima 24 Flip-Flop-ova, treba bar jos toliko za "capture" registre + nekoliko logickih kapija za core logiku, nisam siguran da ima toliko slobodnih FPGA blokova?!