Ako pravis preko Class-D za izlazni sinus 50Hz taj PIC16F1827 verovatno moze da zavrsi posao i da dobijes vrlo lep sinusni signal reda 1% distorzije, samo ne znam koje nosece frekvencije, to moras naci optimum sa tim PIC.
Mnogo kontroleri "kubure" sa dobrim PWM, samo pojedinacne/probrane serije kontrolera imaju HRPWM (High-resolution) i to kao sto spomenuh dsPIC par serija za motor-control, onda ST ima isto samo u par serija STM32G4xx i jos nekim i na kraju je Texas Instruments sa Piccolo i Delfino serijom koji "razvaljuju" po tom pitanju sa nekih 45ps rezolucijom PWM-a sto je ekvivaletno kao da PWM modul radi na 22GHz clock-u, bukvalno tako i racunaju, ST ima ekvivaletni clock od 5.6GHz za njegov HRPWM i to je glavna razlika, svi ostali kontoleri imaju PWM clock reda 40-80MHz ...
PS: Kod 8bit PIC-eva imaju pojedini modeli CLC logiku + NCO, to je programabilna logicka kapija, imaju recimo 4 takva bloka i sa tim moze da se pravi neko hibridno PWM resenje u cilju povecavanja rezolucije, spoje je te celije preko tajmera i oscilatora i dobije se za nekoliko bitova bolja rezolucija sto jos smanjuje distorziju generisanog signala, manje od 1% THD na 50Hz sto je sjajan rezultat prakticno za isti HW izlazni stepen koji se bez ovog pristupa koristio najcestenje u rezimu 50Hz aproksimacije sinusa gde je THD ne znam verovatno veci od 20-30%
Pogledaj AN1476 u prilogu oko CLC+NCO i ovaj link:
http://ww1.microchip.com/downloads/en/De...41565d.pdf
Mnogo kontroleri "kubure" sa dobrim PWM, samo pojedinacne/probrane serije kontrolera imaju HRPWM (High-resolution) i to kao sto spomenuh dsPIC par serija za motor-control, onda ST ima isto samo u par serija STM32G4xx i jos nekim i na kraju je Texas Instruments sa Piccolo i Delfino serijom koji "razvaljuju" po tom pitanju sa nekih 45ps rezolucijom PWM-a sto je ekvivaletno kao da PWM modul radi na 22GHz clock-u, bukvalno tako i racunaju, ST ima ekvivaletni clock od 5.6GHz za njegov HRPWM i to je glavna razlika, svi ostali kontoleri imaju PWM clock reda 40-80MHz ...
PS: Kod 8bit PIC-eva imaju pojedini modeli CLC logiku + NCO, to je programabilna logicka kapija, imaju recimo 4 takva bloka i sa tim moze da se pravi neko hibridno PWM resenje u cilju povecavanja rezolucije, spoje je te celije preko tajmera i oscilatora i dobije se za nekoliko bitova bolja rezolucija sto jos smanjuje distorziju generisanog signala, manje od 1% THD na 50Hz sto je sjajan rezultat prakticno za isti HW izlazni stepen koji se bez ovog pristupa koristio najcestenje u rezimu 50Hz aproksimacije sinusa gde je THD ne znam verovatno veci od 20-30%
Pogledaj AN1476 u prilogu oko CLC+NCO i ovaj link:
http://ww1.microchip.com/downloads/en/De...41565d.pdf