Pomoc oko sample-and-hold kola, osciluje

[enaB]

T3 ništa ne ubacuje u C6, on ga samo kratko spaja i drži ga uvek na O volti.

To bi tako bilo da ne postoji nikakva kapacitivnost izmedju gejta i "+" ulaza OP2, ali postoji, kao sto postoji i izmedju gejta T2 i "-" ulaza. Pojava je poznata kod sample and hold kola, zove se "hold step". Ovako se isti nezeljeni impuls na "+" i "-" ulaz pretvara u zajednicki unet napon pa se ne pojavljuje na izlazu, tj. oslabljen sa CMRR

Signal ti ide na - ulaz OP1, pa na - ulaz OP2. Imaš pojačanje -x-=+.

Radi se o prolasku S/H upravljackog signala koji se brzo menja kroz parazitne kapacitivnosti FET-a