>>> Opet mi je cudan oscilogram, zar je moguce da H11L1 drzi high stanje citavih 5ms? Zar nebi trebalo da je high stanje na apsolutnoj nuli i to vrlo kratak high zbog schmit trigera?
Tako je kako pokazuje oscilogram, odatle kreće cela zaludjica jer si ti predpostavljao jedno a u stvarnosti je drugo.
Oscilogram je još i dobar, interesuje te samo rastuća ivica signala za triger ZCD/ISR dogadjaja, samo moraš još da proveriš gde je to sve vremenski u odnosu na AC ulazni napon i prolaz kroz nulu (opisao gore u postu) da bi tačno znao sva potrebna vremena koja se tu pojavljaju pa onda da kreneš na upravljanje i pratiš signale za gejt.
Čak sve možeš da probaš do nivoa upravljanja za gejt koji možeš da odkačiš od tranzistora ili kompletno da ih skineš.
Kada "složiš" signale sa ZCD i programom, postavi nam ovde rezultat za na primer 50% i 30% setovanog vremena provodjenja, dakle BEZ izlaznih MOS-FET da pogledamo i ako je sve OK onda da montiraš tranzistore.
Tako je kako pokazuje oscilogram, odatle kreće cela zaludjica jer si ti predpostavljao jedno a u stvarnosti je drugo.
Oscilogram je još i dobar, interesuje te samo rastuća ivica signala za triger ZCD/ISR dogadjaja, samo moraš još da proveriš gde je to sve vremenski u odnosu na AC ulazni napon i prolaz kroz nulu (opisao gore u postu) da bi tačno znao sva potrebna vremena koja se tu pojavljaju pa onda da kreneš na upravljanje i pratiš signale za gejt.
Čak sve možeš da probaš do nivoa upravljanja za gejt koji možeš da odkačiš od tranzistora ili kompletno da ih skineš.
Kada "složiš" signale sa ZCD i programom, postavi nam ovde rezultat za na primer 50% i 30% setovanog vremena provodjenja, dakle BEZ izlaznih MOS-FET da pogledamo i ako je sve OK onda da montiraš tranzistore.