Thread Rating:
  • 0 Vote(s) - 0 Average
  • 1
  • 2
  • 3
  • 4
  • 5
LabPSU - LTSpice
#1
Lightbulb 
Pozdrav drustvo,

ovih dana nesto sam se uhvatio LTSpice simulatora i pokusavam da napravim Laboratoriski ispravljac sa regulacijom napona i struje.

Znam da postoji gomila gotovih resenja ali mene interesuje bas ovako da pokusam prvo sa simulacijom (iz edukativnih razloga).

Osnovni uslovi u ovom slucaju su da koristim samo diskretne/osnovne delove radi lakse simulacije:
- OP-ovi (bilo koji iz "bolje" klase)
- Naponske reference (zenerice, TL431 i slicno)
- Tranzistori (modeli koji postoje)

Za pocetak sam napravio samo naponsku regulaciju i shema-model je u prilogu.
Strujna regulacija ce doci na red kada se "izborim" sa naponskom Smile

Shema je koncipirana tako da ima (namerno) ulazno nestabilisano napajanje (Vunreg) koje je 28V DC izvor + 1Vpp AC 2kHz.

I naravno tu pocinje gomila problema … 

- Stabilnost kontrolne petlje na razlicito opterecenje i za razlicite izlazne Elco (R6 / Rt, C1)
- Load Regulation
- Line Regulation

---

Za sad sam dobio Line regulaciju do oko 800uVpp za ulaznu nestabilnost od 1Vpp sto je odprilike odnos od 1250x.
Model je podesen da uradi analizu za 5 razlicitih opterecenja, 1R, 10R, 100R, 1K i 10K, i za sad je "stabilan", ne osciluje. C1 je tu vrlo kritican, ako se smanji pocinje da osciluje …
R1 / R2 odreduje izlazni napon (1:2) i sada je 5V. Kada se taj odnos izmeni opet pocinje da "luduje" … Naravno cilj mi je da imam sto veci opseg za podesavanje izlaznog napona, od 0V do X ...

Dakle pitanja za sve, kako ovaj model poboljsati/unaprediti?
Kako FB kompenzaciju da proracunam / ustanovim / snimim?

PS: Nije moranje ali mi je veoma interesantno ako je moguce da se referenca dovodi na +In od OP-a jer sam nabavio simpaticne NCP4300 IC-ove (Voltage Reference and Dual Operational Amplifier), zbog toga sam se i uhvatio svega ovoga. Pokusao sam prepakovati na tu kombinaciju, izbacim Q3 i OP gura Q2, +/-In na OP se zamene ali to mi nije radilo kako treba ...

PS2: Ova shema mi je bila "uzor":
http://hpm-elektronik.de/nt30-15.htm

[Image: attachment.php?aid=14180]


 


Attached Files Thumbnail(s)


.asc   miki-psu-sim.asc (Size: 4,08 KB / Downloads: 0)
Reply
#2
(04-19-2015, 01:34 PM)mikikg Wrote: Pozdrav drustvo,

ovih dana nesto sam se uhvatio LTSpice simulatora i pokusavam da napravim Laboratoriski ispravljac sa regulacijom napona i struje.

Znam da postoji gomila gotovih resenja ali mene interesuje bas ovako da pokusam prvo sa simulacijom (iz edukativnih razloga).

Osnovni uslovi u ovom slucaju su da koristim samo diskretne/osnovne delove radi lakse simulacije:
- OP-ovi (bilo koji iz "bolje" klase)
- Naponske reference (zenerice, TL431 i slicno)
- Tranzistori (modeli koji postoje)

Za pocetak sam napravio samo naponsku regulaciju i shema-model je u prilogu.
Strujna regulacija ce doci na red kada se "izborim" sa naponskom Smile

Shema je koncipirana tako da ima (namerno) ulazno nestabilisano napajanje (Vunreg) koje je 28V DC izvor + 1Vpp AC 2kHz.

I naravno tu pocinje gomila problema … 

- Stabilnost kontrolne petlje na razlicito opterecenje i za razlicite izlazne Elco (R6 / Rt, C1)
- Load Regulation
- Line Regulation

---

Za sad sam dobio Line regulaciju do oko 800uVpp za ulaznu nestabilnost od 1Vpp sto je odprilike odnos od 1250x.
Model je podesen da uradi analizu za 5 razlicitih opterecenja, 1R, 10R, 100R, 1K i 10K, i za sad je "stabilan", ne osciluje. C1 je tu vrlo kritican, ako se smanji pocinje da osciluje …
R1 / R2 odreduje izlazni napon (1:2) i sada je 5V. Kada se taj odnos izmeni opet pocinje da "luduje" … Naravno cilj mi je da imam sto veci opseg za podesavanje izlaznog napona, od 0V do X ...

Dakle pitanja za sve, kako ovaj model poboljsati/unaprediti?
Kako FB kompenzaciju da proracunam / ustanovim / snimim?

PS: Nije moranje ali mi je veoma interesantno ako je moguce da se referenca dovodi na +In od OP-a jer sam nabavio simpaticne NCP4300 IC-ove (Voltage Reference and Dual Operational Amplifier), zbog toga sam se i uhvatio svega ovoga. Pokusao sam prepakovati na tu kombinaciju, izbacim Q3 i OP gura Q2, +/-In na OP se zamene ali to mi nije radilo kako treba ...

PS2: Ova shema mi je bila "uzor":
http://hpm-elektronik.de/nt30-15.htm

[Image: attachment.php?aid=14180]


 
Cao Miki,

evo par komentara za tvoju semicu, mozda ti pomognu. 
Kada blokovski pogledas semu, ona se sastoji od ulaza, serijskog tranzistora i pojacavaca greske. U takvom sistemu je celo kolo u povratnoj sprezi OP-a. To znaci da ti ne trebaju komponente u povratnoj sprezi U1 kao sto su C2, C3, R14 i R15. Na ovaj nacin si obezbedio da ti regulator radi open loop gain. 
Jedna ispravka u vezi tvog teksta je da povratna sprega podesena pomocu otpornika R4, R5, a ne R1, R2. Ulazna naponska referenca ti takodje nije potrebna. Tu je moguce postaviti neki razdelnik napona (potenciometar) ili izlaz DA konvertora ako zelis digitalno da menjas napon na izlazu. U takvoj situacijii napon na izlazu menjas kao:

Vout = (1 + R4/R5) * Vda

gde je Vout izlazni napon na regulatoru, a Vda je napon na izlazu DA konvertora koji je referenca za izlazni napon.
Probaj prvo ovakvu simulaciju pa vidi kako radi. 
Sto se tice resavanja problema stabilnosti, to nije ni malo jednostavno, odnosno neophodno je skiciranje detaljne bodeove karakteristike (amplifudsko-fazna-frekvencijska-karakteristika) kako bi se odredio dominantni pol i onda je njega potrebno kompenzovati. Moj savet ti je da kompenzaciju radis tako sto ces da zalemis kondenzator od oko 100pF paralelno sa R4. Onda ovu vrednost C povecavas dok ne resis problem stabilnosti.

Saljem ti jednu moju semu da vidis kako sam ja to radio za regulaciju izlaznog napona od 0-50V (digitalno). Ovde je ucrtan i strujni generator, tako da uredjaj moze da se ponasa ili kao izvor konstantnog napona, ili kao izvor konstantne struje.

Pozdrav,
Vojce


Attached Files
.pdf   regulator.pdf (Size: 50,26 KB / Downloads: 35)
Reply
#3
Evo jos jedan primer, malo drugacija topologija sa NMOS-FET tranzistorom.
Dobio sam drasticno bolje rezultate, recimo PSRR je sad oko 84dB za razliku od prvo postavljene sheme sa BJT tranzistorima gde nisam mogao postici bolje rezultate od nekih 54dB.

Naravno sad to sve ima svoje dobre i lose strane. Ova postavka sa NMOS nije LDO (Low Drop-Out) varijanta, tj izlazni napon ne moze biti blizak ulaznom, sad je to red oko 5V razlike.
Recimo varijante sa PMOS-FET mogu pruziti LDO varijantu ali losa strana je sto su veoma podlozni oscilacijama.

Generalno za LabPSU nije toliko ni bitan LDO …

Sad cu malo detaljnije experimentisati sa ovom verzijom, ima tu sad problema sa visinom napona za OP-ove (max 36V) pa mi oni predstavljaju bitne limite.
Mozda u neka doba tu "cucne" LME49811 (200V OP/Driver) ali mi je problem to simulirati jer nemam modele za LTSpice … Da li postoji neka alternativa iz ponude od Linear Technology?

[Image: attachment.php?aid=14197]


Attached Files Thumbnail(s)


.asc   miki-psu-sim-nmos.asc (Size: 4,17 KB / Downloads: 0)
Reply
#4
@Vojce Da, greskom sam naveo za FB R1/R2, oni nemaju veze sa tim, tu se "pitaju" iskljucivo R4/R5.

Dalje, za prakticnu kompenzaciju, naravno to mora na izradjenom prototipu da se tacno usteluje jer ne mogu simulirati tako lako sve parazitivne pojave.

Digitalno upravljanje, docice i to na red, prvo da se izborim sa osnovnim konceptom tj topologijom za izlazni stepen.

Kao sto rekoh, sve ovo mi je vise u edukativne svrhe i vise da se upoznam sa potencialima LTSpice-a a ako to u simulaciji ispadne OK mozda i prakticno napravim neki primerak.
Reply
#5
Sto se tice stabilnosti, vidi se na drugoj shemi jos dva trenutno odkacena generatora, jedan (V5) mi tu sluzi za snimanje Bode-plot-a (da bih video zero/poles, kada ga podesim kao generator trouglastog signala mogu da vidim i opseg regulacije), odkacim referencu pa prikljucim njega a drugi generator V4 je tranzientno testiranje. Poznata mi je ta problematika (nikako potpuno poznata :-) ) ali isto tako se to i prakticno radi.
Reply
#6
Vojče,

Može se kompenzovati na RC mrežom na R4 u NFB u prvom Mikijevom primeru, a takoće se može kompenzovati i na samom op-amp.

To je pre stvar oko izbora konačne impendanse tih RC mreža ili još preciznije bolji izbor oko gabarita kompenzacionih kondenzatora (naravno da je povoljnije mesto koje može sa istim efektom koristiti manje kondove).

Pozz
Reply
#7
Miki,

Obe te šemice su više neko teoretsko razmatranje i obe na primer nemaju ono što je osnovni uslov stabilnosti samog Vreff, a to je njegov shunt kondenzator.
Dalje, sinusni generator sa superponiranom DC se neće ponašati kao grec sa elko jer na tome je testerasti oblik ripple.

Na prvoj šemi su suvišni i besmisleni R1, R3, R7 i R11.

Konačna kompenzaciona RC mreža se uvek na kraju može svesti na jedan R i jedan C, mada je sa dve lakše tražiti odgovarajući red veličine.

Evo ti na primer asc fajla gde su unete realne vrednosti ESR i simulacija veoma bliska realnoj. To je jedan od onih niskošumnih stabilizatora iz neke moje teme, samo sam ga na brzaka modifikovao za ovaj slučaj.

Ispravljač je "pravi" sa grecom i diodama koje imaju model, takođe vidiš da postoje opcione direktive u tekstualnoj formi, nalik komentarima kod pisanja programa, i operetni generator sa definisanim nagibima ivica.


Tako će rezultat simulacije biti izuzetno blisko realnim vrednostima, naravno ako se ispoštuje pravilno rutovanje veza.
Takođe imaš obe simulacije na istoj šemi: ripple test i tranzijent load test.

TL

Loše rutovanje konačno može unakaziti i najbolji koncept (ti si bar već vrlo iskusan u rutovanju veza pa to dobro
znaš).

Sigurno je da lošije rukujem mogućnostima LT spice zbog mog veoma lošeg engleskog, ali je takođe i sigurno da koncepciju testa mogu da postavim veoma dobro.

Pozz


Attached Files
.asc   Lnoise_stab_sim.asc (Size: 6,41 KB / Downloads: 7)
Reply
#8
Evo jos jedan zanimljiv primer.
Postavljam komentarisan grafikon koji je rezultat simulacije za 3 razlicita opterecenja, 2, 10 i 100Ω.

Radi simulacije, OP se napaja sa "nemogucih" -20/+42V …

Konkretno me je interesovalo koje su teoretske mogucnosti ovakve topologije tj izlaznog stepena.

Koliko tu problema sve ima, a ovo je samo DC analiza … Smile



Attached Files
.asc   miki-psu-sim-nmos.asc (Size: 3,79 KB / Downloads: 3)
Reply
#9
@Macola samo kratko pa cu pogledati tvoju simulaciju.
Upravo je moja ideja bila sa ovom temom da se malo bolje "upoznamo" sa LTSpice i sjajnim mogucnostima koje pruza, npr generator trouglastog signala, STEP komanda itd …
Pa dalje recimo, MORA da se navedu modeli za sve komponente, ne moze samo npr "NPN", nema pojna simulator kakav je to tranzsitor, mora da se izabere neki model inace lupeta neke rezultate.
Reply
#10
Pogledao sam tvoju simulaciju …

Nije ni ovo lose, tu smo negde … ti si dobio PSRR oko 86dB, ja oko 84dB sa "bezveze" shemom … Wink
Sad to u praksi sigurno nece biti bas tako, od X faktora zavisi …

Kao sto rekoh, evo skontao sam kako generator da napravim, moze DC + superponiran stepenasti signal (slicno sve kao sa pravim Gretz), dakle prosta cakica da se ne crta celo ispravljacko kolo nego sve se u generatoru odradi (barata se sa rise/fall time).

Korisni linkovi:
http://ltwiki.org/?title=Simulation_Command
http://ltwiki.org/?title=LTspice_has_a_b...angle_Wave

Sad cu da probam "tvoj" izlazni stepen ...
Reply
#11
Da -86dB ali konačna vrednost ripple oko nešto manje od 70uV pri 250mA potrošnje.

To je veoma dobro potisskivanje za nešto poput TL431 koji ima open loop gain od svega par hiljada.

Sa OP27 to mora biti mnooogo ozbiljnije jer ti je na raspolaganju open loop gain od čitavih oko 125dB .

Nacrtaću kad budem imao vremena nešto sa dobrim op-amp u NFB, a ne sa jevtinim TL431.

Pozz
Reply
#12
Korisni dokumenti:

Linear Regulators: Theory of Operation and Compensation
http://www.ti.com/lit/an/snva020b/snva020b.pdf

How to Measure the Loop Transfer Function of Power Supplies
http://www.ti.com/lit/an/snva364a/snva364a.pdf

http://www.linear.com/solutions/4449
http://www.linear.com/solutions/LTspice
Reply
#13
Sve mi se vise svidja LTSpice Smile

Malo igranja sa ovim gore ^^ opisanim metodama, umetnuo sam generator u FB i snimio faznu marginu.
Pre modifikacije sam imao svega 19-20° fazne margine (jako lose), malo sa STEP komandom sam "nagadjao" ona dva kondenzatora i otpornika u FB oko OP-a i nasao neke vrednosti i poboljsao na 41°!
Ta fazna margina treba da bude sto veca ali se oko 60° vec smatra dobrom vrednoscu …

Bice ovde jos igranja, ovo sa faznom marginom je bilo jako bitno, u prilogu trenutni model sa tom analizom …

[Image: attachment.php?aid=14214]


Attached Files Thumbnail(s)


.asc   miki-psu-sim-nmos.asc (Size: 3,79 KB / Downloads: 2)
Reply
#14
Miki tema ti je odlična Smile LTspice je jako moćan simulator, po meni je najbliži realnosti, a ima dosta modela koje možeš dodati naknadno.

Kako si uspio podesiti program da dobijes ovaj graf ?
Reply
#15
@gigabyte091

Ovaj video objasnjava kako se to podesava:
http://www.linear.com/solutions/4449

Ova dva dokumenta stvarno ukratko opisuje problematiku oko stabilnosti regulatora a inace je to uzasno komplikovana tematika:
http://www.ti.com/lit/an/snva020b/snva020b.pdf
http://www.ti.com/lit/an/snva364a/snva364a.pdf

Bas zbog lakse simulacije sam ceo ovaj moj koncept oko regulatora hteo da napravim "diskretno", nisam hteo da koristim specialne IC-ove poput LM723, L200 i slicnih koji to sve isto rade ali koje ne mogu tako lako da pratim u simulatoru. Naravno, dodatno mi je bio cilj da pokusam da napravim nesto sa stvarno dobrim karakteristikama uz pomoc "opasnih" OP-ova …
Probacu takodje i ono resenje sto sam spominjao iz HP-ovog regulatora sa dva seriska tranzistora za smanjivanje discipacije …
Sad to moze ovako u LTSpice mnogo lepo da se proba Wink
Reply
#16
Hehe, kako je dobra ova analiza fazne margine, recimo u prvom slucaju sam koristio IRF510 sa relativno malim Qg, onda sam zamenio i probao IRF530 koji ima manji Ron ali veci Qg sto mi je sa jedne strane dalo bolje rezultate (veci opseg izlaznog napona) ali mi drasticno pogorsalo faznu marginu na oko 20° sto je na ivici da proosciluje.

Kako da vam objasnim ovako laicki, mi imamo na raspolaganju 180° raspolozive faze (idealni NFB, generalno za sve sklopove koji imaju NFB, AMP, PSU itd) ali sa svakim elementom koji tu ima neko "kasnjenje" obicno zbog neke parazitivne kapacitivnosti ili samim izlaznim filterskim elektrolitom, mi "jedemo" malo po malo od raspolozive faze Smile
Zato nam je u interesu da imamo sto "brze" poluprovodnike, ali opet je to neki kompromis jer nam se neke druge karakteristike onda kvare … U elektronici a posebno u power tehnici je SVE neki kompromis tj tezi se idealnom "preseku" svih tih nekih perfomansi. Sve se to dodatno komplikuje jer recimo sa promenom temperature (ili zbog "trosenja" kondenzatora) se te "sporne" kapacitivnosti koje nam prave "kasnjenje" pomeraju i moramo da racunamo na te promene pa se zato tezi sto vecoj faznoj margini tj da imamo "lufta" kod promene temperature jer cim predjemo granicu od ukupno 180° pomeraja, ode mast u propast, proosciluje sklop …

Naravno mozemo da "zrtvujemo" brzinu odziva zarad stabilnosti, podesi se FB kompenzacija da ima takvo ponasanje. Ovaj moj primer ima GBW od nekih 2MHz, moracu da ga "krajcujem" Wink
Reply
#17
Ja sam odusevljen sa ovim novo-otkrivenim analizama, LTSpice je pravi pravcati CAD program (Computer Aided Design)!
Tako se lepo moze "utrimovati" kompenzacija da je to milina!

Sad sam i sa "sporim" IRF530 uspeo da izvucem faznu marginu u opsegu 55° - 70° za pun opseg opterecenja, od reda mA do 10-ak A, sve se svodi na "cackanje" oko FB kompenzacije, tj prostom interaktivnom metodom (STEP komanda) sam nasao optimalne vrednosti, a ovo odraditi suprotno tj preko matematike/racuna, izgubio bih dva dana i pitanje sta bi bilo!!!

I Loop Gain mi se malo poboljsao sto ce posle poboljsati jos malo PSRR.
GBW je sad oko 1.5MHz, sto malo li je za jedan naponski regulator Big Grin

Evo i rezultat, milina je videti ovakav grafikon … U praksi bar sto se tice stabilnost moze nesto (malo) da "omasi" ali kad u simulaciji imam ovoliko "lufta", na dobrom sam putu …

[Image: attachment.php?aid=14223]


Attached Files Thumbnail(s)


.asc   miki-psu-sim-nmos.asc (Size: 3,79 KB / Downloads: 3)
Reply
#18
E sad popikati prototip na protoboardu pa ga poboljšavati i vidjeti koliko je LTspice blizak stvarnosti.

Kolko sam uspio premjeriti na svojem napajanju, sve isto ili približno isto kao u LTspiceu osim regulacije izlaznog napona, u LT spice i bez negativnog napona se dobije oko 50 mV minimalni napon, dok sam ja na evo prvom testu dobio raspon od 3.8 do 30V sa V- pinom na masi umjesto na neg.naponu
Reply
#19
[Image: attachment.php?aid=14249]

PSSR:
87db @2A @2kHz @20Vout
91db @0.2A @2kHz @20Vout
Dobio sam u nekim situacijama i preko 100-110dB ali su neke druge perfomanse onda bile losije.

Shema razvaljuje kako radi Big Grin

Da je sreca da sam ja umeo ovo da isprojektujem, cika Pakard to tako radi …
Kakve cake koriste, nikad se nebih setio, recimo referetna (zajednicka) tacka im nije na masi nego na Vout i goooomilu problema tako resili.

Ovo je sad fenomenalna osnova za dalju nadogradnju.
Sad da vidim kako sa potenciometrom da se "izborim" tj prilagodim za digitalno upravljanje (mozda optocoupler upotrebim za to). 
Posle i strujni limit da uglavim …


Attached Files Thumbnail(s)


.asc   miki-psu-sim-nmos-HP-like.asc (Size: 5,31 KB / Downloads: 10)
Reply
#20
"miki pogledaj malo bolje ove seme.
http://forum.yu3ma.net/showthread.php?tid=882&page=3
Reply


Forum Jump:


Users browsing this thread: 1 Guest(s)