DIY Electronic projects

U sustini je prosto ali dok ne probaš ne može tako lako da se pohvataju sve stvari, zato je moj predlog bio da prvo probas digitalno open-loop, tu je sve "straight-forward", makar i 12bit da čujes u punom dinamičkom opsegu (sa dsPIC) ili 15-16bit sa TI Piccolo.

(06-17-2022, 06:48 PM)Dragan100 Wrote: [ -> ]DSP izlazni PWM (jasno na 100% sa sve raspoložljivim Bit-ovima) ide na komplimentarno razdvajanje (ako ga DSP nema)



Komplimentarni izlazi idu na ISO drivere i GaN module


Open-Loop

Dva takva u Full-Bridge @par MHz
Napajanje pošto je u Full-Bridgu netreba simetrično, stavimo samo jedan snažan SincroBUCK (može sličnim GaN modulima + Buck controler)
i njime reguliramo izlazni nivo amplitude = Volume

Još "samo" FB... i to direkt u DSP!

Ja bi ostavio ovo komplementarno rzdvajanje zbog schmit trigera jer je tesko dobiti ih softverski a i ne zauzimaju puno mesta. Kako bi povezali ova dva polu mosta na nesimetricno napajanje? Meni je to skroz nejasno

Ako kontam dobro ovo u stvari treba da uradimo na H mostu tj softverski da odradimo? Ali opet mi tu nije jasno kako recimo polje gde je PWM1, amplituda analognog signala je u tom polju, znaci onda je gate 2,3,4 u OFF stanju?

Pogledaj ovde stranice 5 i 6, tu je slikovito objasnjeno i imaju vremenski diagrami:
https://forum.yu3ma.net/attachment.php?aid=35055

Prostudiraj malo i ovo Macolino pisanje:
https://forum.yu3ma.net/thread-1090-post...l#pid71961

BTW: Imam te Si8233 više komada (SOIC-16 Wide, 5kV izolacija)

Hvala mikikg! Jasnije je ali ne bas skroz.

(01-20-2021, 05:58 AM)mikikg Wrote: [ -> ]Uglavnom 2-level je kada od jednog PWM pomocu invertera pokreces pun most, dok za 3-level trebas imati jos jedan PWM modul koji radi inverznu logiku tj njemu je duty-ratio invertovan a ne izlazni signal, drugaciji je signal za drugu polovinu mosta, prost primer zelimo 70% izlaz, jedan PWM treba da se setuje na 70% duty-ratio ali drugi onda treba da se setuje na 30%, dakle treba dva PWM sa razlicitim duty (kada su oba na 50% nema diferencialnog izlaza na mostu), to je cela stvar.

Ako hoces od toga praviti nekakav sinus ili Class-D AMP, sve sto trebas je periodicno osvezavati ta dva PWM modula sa zeljenom vrednoscu dobijene iz neke sinus-lookup tablice ili dobijene sa A/D konvertera.
Ja sam to radio sa dsPIC i HIP drajverom i dobio sam fenomenalne rezultate, dsPIC ima dobar PWM i dobar A/D, radi bas bas dobro za nivo implementirane elektronike., recimo da je THD+N bolji od 0.1% u opsegu 0Hz-20kHz (PWM nosilac >150kHz), eto tako to radi u open-loop rezimu

Vidi se jasno razlika i kontam da 2 level modulacija radi sa jednim pwm i inverterom koji pali 1,3 mosfet ili 2,4 mosfet pojednostavljeno receno. Tri level modulacija mi je delimicno jasna, kontam da idu 2 pwm, jedan radi na jednom nivou i srazmerno do 100% ako je prvi na 70% drugi je na 30%, znaci 1,3 mosfet radi na 70% dok 2,4 mosfet radi na 30%? Kako se tu podesava dead time? Znas sta mi je najvise nejasno, kako se pale mosfetovi u ovoj 3 level modulaciji, kojim redosledom? To kad bi razumeo ja bi pobedio

Edit:
Skontao sam nesto. Kod 2LM A leg ili B leg je ili pozitivan ili negativan. Kod 3LM A leg je uvek pozitivan, B leg je uvek negativan? Sto bi u prevodu znacilo 1,3 se pali na A leg dok se 2,4 pali na B leg? Dead time je ustvari razlika izmedju A leg i B leg.

Ovde je jako lepo objasnjeno, sutra malo detaljno pogledam https://www.jobilize.com/course/section/...y-openstax

(06-19-2022, 08:38 PM)savan Wrote: [ -> ]Ovde je jako lepo objasnjeno, sutra malo detaljno pogledam https://www.jobilize.com/course/section/...y-openstax

Odlično, to je baš za TI C2000 Piccolo kontroler, stim što u tom članku nisu koristi 3-level modulaciju ali nije nikakav problem, kao što rekoh to je samo jedna matematička operacija oduzimanja kada već postoje takvi PWM moduli.

Kada imaš takav PWM modul na raspolaganju, ti praktično imaš "Arbitary Power Signal Generator", može da se generiše bilo kakav prozvoljan talasni oblik, od DC 0Hz pa naviše.
Takve kontrolere koriste za upravljanje elektromotorima na EV, isto im treba ultra fin PWM i dinamika i brzina procesiranja, sve isto, samo potrošač nije zvučnik nego motor od 10-20+ kW

(06-18-2022, 10:30 PM)mikikg Wrote: [ -> ]Ovo bi bio koncept za HV varijantu sa integrisanim napajanjem

Hehe, kada bi ovo Macola video samo bi se nasmejao  ... jer ne može baš tako ...
Ali nije strašno, treba da se razdvoje magnetna polja transformatora leve i desne polovine mosta, treba dva ista transformatora, filter posle jednog i filter posle drugog i izmedju je potrošač.
Mora tako jer mora jezgro da se stalno "resetuje", u ovom gore slučaju može da se pojavi DC ili nešto što je vrlo blisko DC poput 20Hz kroz transformator i to nije dobro jer dolazi do zasićenja jezgra.
Ovo gore bi "pilo vodu" da je Audio-transformator u pitanju, ali to nije poenta ove priče.
Treba dva "mala" feritna jezgra/transformatora, bukvalna šema se preseče na pola po sred zvučnika ... i onda može da radi od DC pa nadalje ... naravno DC mora da se izbegne i da se "nekim" filterima to spreči, FIR, IIR, analogno ...

U DSP domenu je relativno lako i to je retko brža stvar od analogije da se napravi filter koji može da odseče DC od na primer 5Hz sa nekim "ozbiljnim nagibom", na primer FIR filter 50-og reda (u analogiji teško izvodljiv, skoro neizvodljiv), može da "kasni" odprilike 50 semplova i to nije strašno što je u odnosu na analogna resenja koja su svega 3-4-5 reda i kasne 1-10+ sekundi!

(06-19-2022, 06:33 PM)savan Wrote: [ -> ]Hvala mikikg! Jasnije je ali ne bas skroz.


Edit:
Skontao sam nesto. Kod 2LM A leg ili B leg je ili pozitivan ili negativan. Kod 3LM A leg je uvek pozitivan, B leg je uvek negativan? Sto bi u prevodu znacilo 1,3 se pali na A leg dok se 2,4 pali na B leg? Dead time je ustvari razlika izmedju A leg i B leg.

Mozes li samo da mi potvrdis dali sam ovo dobro skontao?

Dead time je posebno priča, doćićemo i do nje, nije sad bitna za razumevanje topologije.

Oba izlazna polu-mosta su isto postavljena, potpuno isto, ništa nije tu nije obrnuto sa električne strane, tu je OBRNUTO upravljanje polu-mostovima, čak mogu da rade nešto potpuno nezavisno (to se koristi za specifične topologije) ili da jedna polovina bude na nekoj fiksnoj vrednosti od 50% a druga da se menja, raznih kombinacija ima, nama treba vrlo prosta a to je ako želimo 70%, jedan PWM se setuje na 70% a drugi se setuje na (100-70)%=30%.

Dead time je jedan mali ali problematičan vremenski okvir gde se dešava tranzicija sa ON>OFF ili obrnuto OFF>ON, ne može to odmah-momentalno da se desi nego ima vrlo kompleksna zavisnost i glavni problem koji može da se desi iz nekog razloga budu uključena oba xFET, bez obzira što si ti njemu rekao ugasi se odmah sad će da ubrzo da se upali drugi, ovaj se još nije ugasio jer "tako mu se hoće" i dolazi do direktnog uzdužnog provodjenja od 0 ka 400V sa svim onim njihovim "lepim" low-rdsON i pri 400V izračunajte struju, obično se posle toga skupljaju ostaci xFET po kutiji

Zato mora da se odvoji "mrtvo vreme" izmedju tranzicija, da se kroz upravljanje malkice-pre i malkice-posle umetne pauza/delay da nebi došlo do gore opisanog, stim što zarad sigurnosti mora da se odvoji neki malkice veći okvir da bi to "radilo" pod svim uslovima napona/struje/temperature ali je glavni trik tu što to mrtvo vreme ne može da se koristi ni za signal, praktično sto je veći dead-time to je veći THD! Tu je glavna muka, zato se to stavlja "na žilet", traže brzi prekidačiki elementi, brzi drajveri ...

Ok. Cisto da okacim par linkova korisnih da mogu posle da ih nadjem

https://www.psaudio.com/pauls-posts/dsd-and-class-d/ da se podsetim da je DSD ustvari PDM (mozda bi mogli da iskoristimo PDM za PWM?)
https://www.eevblog.com/forum/beginners/pdm-vs-pwm/ ovde ima dobrih stvari i par linkova do nekih stranica u cijem source codu postoji implementacija FIR filtera krive na osnovu tap i to sve u okviru ne enkriptovane JS skripte
https://dlbeer.co.nz/articles/pdm.html

Dva zlata vredna dokumenta:

https://www.st.com/resource/en/applicati...ronics.pdf
https://ttu-ir.tdl.org/bitstream/handle/...sequence=1 (Class-D Amplifier with Cascaded SDM and SD-ADC Feedback!!!)

Jedna prosta implementacija SDM u C jeziku, vrlo lepo i jednostavno objasnjena, plotovana u excelu
http://www.danbullard.com/dan/A_Sigma_De...r_in_C.pdf

(06-20-2022, 07:53 AM)mikikg Wrote: [ -> ]

(06-18-2022, 10:30 PM)mikikg Wrote: [ -> ]Ovo bi bio koncept za HV varijantu sa integrisanim napajanjem

Hehe, kada bi ovo Macola video samo bi se nasmejao  ... jer ne može baš tako ...
Ali nije strašno, treba da se razdvoje magnetna polja transformatora leve i desne polovine mosta, treba dva ista transformatora, filter posle jednog i filter posle drugog i izmedju je potrošač.
Mora tako jer mora jezgro da se stalno "resetuje", u ovom gore slučaju može da se pojavi DC ili nešto što je vrlo blisko DC poput 20Hz kroz transformator i to nije dobro jer dolazi do zasićenja jezgra.
Ovo gore bi "pilo vodu" da je Audio-transformator u pitanju, ali to nije poenta ove priče.
Treba dva "mala" feritna jezgra/transformatora, bukvalna šema se preseče na pola po sred zvučnika ... i onda može da radi od DC pa nadalje ... naravno DC mora da se izbegne i da se "nekim" filterima to spreči, FIR, IIR, analogno ...

U DSP domenu je relativno lako i to je retko brža stvar od analogije da se napravi filter koji može da odseče DC od na primer 5Hz sa nekim "ozbiljnim nagibom", na primer FIR filter 50-og reda (u analogiji teško izvodljiv, skoro neizvodljiv), može da "kasni" odprilike 50 semplova i to nije strašno što je u odnosu na analogna resenja koja su svega 3-4-5 reda i kasne 1-10+ sekundi!

Timing prenosa energije bi bio sličan kao kod ISO Fly-BUCKa (ovaj treba imati cycle-by-cycle BI-directional PowerLowSIDE OCP),
onda trafo ili Coupled inductors, za svaku stranu FullBridga posebno, pa klasično sa filtracijom dalje.
-----------------------------------------------------------------------------------------------------

Po mom mišljenju radije sa dovoljno tvrdim SMPS napajanjem iz gradske mreže (PFC+SMPS) u neki DCbus prikladnog napona (po želji max izlazne snage),
onda SYNCRO Buck regulabilni (0...maxDC) za izlazni stepen=VOLUME
i odradjeni svi potrebni naponi iz tog DCbus-a za predsklopove i dodatne protekcije.

FullBridge izlazni stepen sa 4x LMG3411Rxxx, SlewRate možemo pustiti na max (pin RDRV) jer se nema visokih napona napajanja,
izlazna filtracija klasična LCC (diff+comm)

4xISO driveri za signal/level shifting do svakog LMGja i povratni ISO kanal za FAULT (brz ISO7821F) svakog LMGja,

LowSide leže na GNDju u FullBridgu, zapravo netrebaju ISO driver, 
ali postavljamo ga slično kao u HighSide zbog uravnoteženosti PropagationDelay HI/LO drivovanja

Iz DSPja imamo PWM1 i PWM2, svakog razradimo sa brzim kapijama 74LVC1G99 u komplimentarni Qhigh1-Qlow1 i Qhigh2-Qlow2
gdje imamo i nERR, zbir svih FAULTova, koje nam gase FullBridge
i gdje odradimo i potrebni minDT samo na rastuči fronti.

PWM1 i PWM2 može onda sa DSP za 2 ili 3 level mod(ako ga zatrebamo)

Za tako nešto mogu početi polako crtati HW.

FullBridge LMG3411Rxxx + ISO7821F izlazni stepen (zasada bez LCC filtracije)
2x Floating napajanje 12V  za svaki HI-Side posebno


[attachment=37831]

Ako je signal vec modulisan na DSD64 u prevodu PDM, on je 44100Hz x 64, to je 2822400Hz, uradim 64 sampla koje saberem i na kraju podelim sa 64 i tu srednju vrednost saljem na H most koji bi onda u ovom slucaju radio na 44100Hz. Koji procesor bi bio prikladan za ovako nesto? Moze li neki STM32 da odradi ovako nesto?

To je isuviše niska f sample frekvencija za prost LC filter na izlazu.mislim da bi moralo 200 300 kHz mimimum

Dobro to sam onako bezveze rekao 64 sampla, moze recimo 8 samplova to je onda 2822400/8=352800Hz. Nego me zanima koji procesor bi bio adekvatan da cita bit po bit na frekvenciji od 2822400Hz tj 32bita je u pitanju? Sta mi se mota po glavi? Recimo CT7302PL je podesen na DSD64 za output signal, sad treba procesorom da ocitam te bitove iz signala, znaci ukupno 8 x 32 bita, za to vreme radim average da dobijem srednju vrednost od 8 x 32bit, srednja vrednost je takodje 32 bita, dalje, ne saljem jos uvek bitove (1 ili 0) iz tog averaga na H bridge nego tih 32bita cuvam do sledeceg ciklusa citanja 8 x 32 bita, na tom svakom osmom citanju saljem po bit iz averaga, na toj frekvenciji kada se podeli sa 8 taj svaki bit koji saljem ce da bude na 352800Hz, ukrako kao pdm u pwm konverzija. Ne mogu bas najbolje da objasnim

To sto ti opisujes je i stvari prevođenje DSD signala pcm i resample u isto vreme. Izvodljivo je sa stm32 čak mislim da f4xx serija to može da uradi; imaš i gotove primere za PDM mikrofone. Samo to je mesto gde se ozbiljnija obrada mora vršiti, to je mesto gde se unose gubici u obradi.

Dodati sigma delta ADC kao fidbek (pogledati one gore linkove), ali ne razumem jos uvek kako taj fidbek funkcionise, treba da procitam jos jedno dva tri pet puta, ali mislim da je moguce ovo odraditi ovako, samo je pitanje kojim procesorom. Ne razumem bas najbolje, ako je DSD64, dali svih 32bita prodje na frekvenciji 2822400Hz ili je bit za bitom na toj frekvenciji? AKo je bit za bitom to i nije onda nesto mnogo strasno, recimo 354ns za svaki bit.

Ajd ovako malo da se spustimo na osnovne neke vrednosti, hajde da pričamo za početak o 16bit/48kHz - CD kvalitet - stvarnu mu ništa ne fali.

Izlazni most mora da radi na dosta većoj PREKIDAČKOJ frekvenciji nego što je željeni/konačni audio opseg, obično se ide od 5x - 10x više, hajde da kažemo da uzmemo konpromis i da radi "nekim slučajem" na tačno 192kHz ili 384kHz jer smo malo "dobili" na 3-level modulaciji pa možemo da se provučemo sa neštno nižom nosećom freq.

Kada nam stiže 48kHz signal, mi možemo maksimalno tim "ritmom" da postavljamo PWM-ove, takva je informacija, ne može brže, bez obzira što je prekidačka frek 384kHz i imamo mogućnost da kontrolišemo ciklus-po-ciklus is DSC-a, jednostavno nemamo informacije da popunimo te "medju-semplove" i onda se dolazi do jednog zanimljivog koncepta da ulazni PCM/PDM/DSD bude u nekih 16bit (može i 24bit) i da sample-rate bude 384kHz, isto koliko i prekidačka frekvencija i onda se updejtuje sve sinhrono ciklus-po-ciklus pri 384kHz i to bi "TREBALO" da zvuči izuzetno-dobro!

Integrirani audio BW je dosta niži od 386kHz ali tamo u delu "normalnog" Audio opsega od 20-20kHz ima da se čuje veoma dobro.