DIY Electronic projects

Full Version: Class D Amplifier - High Quality Power Audio Amplifier
You're currently viewing a stripped down version of our content. View the full version with proper formatting.
Pages: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46
Da sad e i meni jasno, nego mislim da ni ne stavljam flipflop nego gledam kako da uglavim 1g99 na mesto SN74LVC2G86, tako bi dobii schmit ulaze i imali bi onaj RC filter a 1g74 nebi stavljao nego bi samo premostio Q i D pin i to bi onda bila minimalna modifikacija narucene ploce, nekako mi je tako lakse nego da presecam vodove posle flipflop da bi ubacio RC, videcu jos kako cu dok mi ne stigne ploca i delovi
BTW: Kada na ulaze od kapija koje imaju Smith-triger ispred postavis R/C filter, taj ulaz proosciluje!
Smith-triger koristi NFB mehanizam i kada stavis R/C ispred napravis oscilator!
Ne sme da ima C ispred Smith-triger-a na ulazu.
Miki nece biti na ulazu nego na izlazu iz SN74LVC1G99, jer smo ucrtali na plocu RC ispred flipflop, a posto flipflop necu ni stavljati nego kratkospojiti Q i D pin onda ce ici ovako SN74LVC1G99 -> RC -> H most. Pozurio sam sa plocom pa sad moram da kratkospajam i prespajam. Umesto SN74LVC2G86 moram videti datasheet dali bi moglo nekako da se uglavi SN74LVC1G99, ako ne moze neka ostane za sada SN74LVC2G86, bilo bi dobro kada bi moglo zbog schmit ulaza

Edit:
Ne moze 1g99 jer ima samo 1 out. Nema veze, ostaju 2g86, ultra su brze pa ni ne mora schmit jer cemo svejedno imati DT posle toga. Problem je nemamo onda mute i onda ce na SN74LVC2G86 jedan izlaz uvek da bude high Sad
Srediće se PCB, to je prva draft verzija, i bolje što vidimo sad na tom prototipu, biće tu još stvari da se dodaju da sa tim sad guramo GaN H-Most.

Dragana bih zamolio da razmotri ovu opciju, da se gornji prekidači pokreću preko coupling kondenzatora C1 i C2 i da se izbegne floating driver!
Ako to može stvarno da radi to nam dosta pojednostavljuje stvari, tu se postave NP0 kondezatori koji su relativno stabilni, možemo da kompenzujemo to vreme ako menjano prekidačke frekvencije i generalno nam rešava problem kod VCA stepena bez onih silnih floating napajanja!


[Image: attachment.php?aid=38064]
Stopirao sam narudzbu na jlcpcb, tako da cu ipak da pravim novu plocu, a slanje koje je 37$ ce da sacuvaju za sledecu plocu tako da ne moram placati slanje
Ovako bi bilo ok? Znaci nema klok, imamo mute, imamo schmit, imamo DT, i imamo duplo manje delova na dsd ulazu
Sačekaj malo sa PCB, gledam shemu, nešto ovde nije dobro:

[Image: attachment.php?aid=38152]

Nije ovo dobar H-most sa tim komponentama, jeste da izgleda kao da ima gornja polovina i donja ali obe su na istom naponu, isto bi bilo kao da si nacrtao 4 u istom redu a ne iznad, to ne može da radi tako.

Tehnički ti treba upola manje kapija nego sad, nema gornje na primer polovine, samo ima leva i desna polovina koje u sebi imaju polu-mostove (isto što i push-pull izlaz) i tako čine pun most.

Updater: Eventualno možeš da upravljaš istim signalom celu levu tj celu desnu stramnu i dupliciraš strujni kapacitet izlaza
Miki pogledao si HI i LO signale na mostu, video si da su unakrsno po dva ista? Ajde pogledajte malo bolje da ne pravim uzalud i drugi put. Jos jedna stvar. DSD nema samo mute, dsd ima 5 pinova, znaci (klok, dsd_left. dsd_right, mute, dsd_on). Ja na CT7302PL koristim samo DSD_ON. Amanero ima i DSD_ON i MUTE, ta dva pina aktiviraju prekidac koji se nalazi izmedju hot i cold izlaza na dsd2.5.2 dac-u tako sto ih kratkospaja, i to je ustvari kao neka mute funkcija. Ovako izlgeda logika za taj prekidac TS5A3167 koji je stavljen na DSC2.5.2 da kratkospaja hot i cold. Na CT7302PL ja koristim samo DSD_ON na dsc2.5.2 i to funkcionise kako treba. E sad ovde (druga slika) treba dodati ove dve funkcije DSD_ON i MUTE, znaci nije dobro uradjen mute na drugoj slici, kontra je od toga sto treba! Mozda da dodamo isti ovaj 2G02 kao sa slike jedan samo dodati jos jedan inverter koji ce da ide na OE pin od 1G99 ?

Na ulazu na plocici imacemo 5 pinova (klok nam ne treba):
1. dsd_left
2. dsd_right
3. gnd
4. dsd_on
5. mute

Cak mozemo i 20pin header da stavimo da samo ubodemo Amanero combo od gore kada se bude probavala plocica na DSD. Verovatno moze da se iskombinuje DSD_ON, MUTE sa ovim pinovima B,C,D na 1G99, zabolece me glava ako krenem to da mozgam Smile

Edit:
Umesto 2g02 staviti 2g32 i to bi bilo to sto se tice mute i dsd_on
MUTE i DSD_ON, reseno. Sad bi trebalo da je ulaz kompletan. 3.3V nam sada vise ni ne treba. Dali da stavim 1k redno na MT izlaz i 100k prema gnd ?
Postoji još jedan problem, koliko vidim ulazna kapacitivnost tih kapija je prosečno 5pF po ulazu, ti si na jednoj kapiji koristio po dva ulaza dakle minimalno opterećenje po kapiji je 10pF, imaš 8 kapija paralelno spojenih ili 16 kapija kada se odradi popravka sheme i iskoristis 16 kapija po jednom polu-mostu, ima 160pF opterećenja + min 10pF za parazitivne kapacitivnosti padova i vodova i to izadje na nekih 170pF koje hoćeš da pokrećeš pravugaonim signalom na >2.5MHz!?

Imate DT diodicu i kondenzator od 20pF + ovih 170pF!? To ne liči na dobro ...

Verovatno će morati "snažniji" drajv, ne samo flip-flop nego par paralelnih bufera iza toga pa onda na ulaze kapija iz mosta.
Ovako bi trebalo da izgleda pun most sa tim kapijama.

[Image: attachment.php?aid=38200]
Zar nije ovaj most ustvari slicno ovome?
(08-14-2022, 06:12 PM)savan Wrote: [ -> ]Zar nije ovaj most ustvari slicno ovome?

U sustini da, to je pun most u varijanti samo sa N BJT, tu mora da postoji bootstrap napon za gornji BJT pa se često upotrebljava P+N kombinacija da bi se izbegao bootstrap.
Meni sad nista nije jasno. Sta je ovo, polumost ili full most? Ono sto si docrtao je onda isto ovo samo poduplano? I jos nesto, kada je na ulazu u kapiji u mostu LOW dali je na izlazu kapije LOW tj GND onda? Uopste mi nije jasno kako funkcionise SW tacka
To je 2-level DSD modulacija, postje samo dva stanja, kada provodi gornja grupa prekidača prema VCC i kada provodi donja grupa prema GND, dakle kada je logičko 0 provodi gorni levi i donji-desni MOS-FET (interno u kapijama), kada je logicko 1 na ulazu provodi gornji-desni i donji-levi, unakrsno, dva tranzistora u jednom trenutku rade dva su iskljucena i tako u krug.

Kod 3-leve je malo drugačije ali da je sad ne mešamo posto sa PDM modulacijom nije izvodljiva (bez konverzije u PCM and v.v.)
U pravu si Miki, prvobitna shema mosta ne valja, evo dodao sam identicno u simulaciju kao na prvobitnoj shemi, ne valja!
Promakao nam je ovaj detalj! Ja sam dodao tako jer sam mislio da je slicno kao sto je post 572 , ocigledno da je detalj promakao.
(08-14-2022, 06:53 PM)savan Wrote: [ -> ]U pravu si Miki, prvobitna shema mosta ne valja, evo dodao sam identicno u simulaciju kao na prvobitnoj shemi, ne valja!

Prvobitna shema FullBridge sa kapijama je TU:
https://forum.yu3ma.net/thread-2651-post...#pid122224
i sasvim valja!
Ti si dodao još kapija za veči strujni izlaz, ali si jih krivo spojio, jer trebaju imati isti ulaz...
Govorim o mojoj prvobitnoj shemi (modifikovana tvoja shema, znam da tvoja valja i ne sumnjam u to) po kojoj sam pravio onu plocicu, dobro je da smo na vreme primetili inace bi stigla plocica a ja bi je dzabe lemio dva tri sata i na kraju nebi valjala Smile
Hmm, ne može ni ovo gore da radi kako smo zamislili!!!
Pages: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46