DIY Electronic projects

Full Version: Class D Amplifier - High Quality Power Audio Amplifier
You're currently viewing a stripped down version of our content. View the full version with proper formatting.
Pages: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46
PDM signal za simulaciju, ako treba mogu dopraviti onaj konverter kome bude trebao ako treba? U verziji 2 sam morao da napravim dva generatora kontra jedan od drugog i nije testerasti signal nego je sada digitalni signal. Probao sam dodati kapije pre generatora ali kapije nesto nece da funkcionisu kako treba sa takvim signlom, ne znam zasto i necu vise da vas smaram.
Odčtavanje izlaza/Speaker_sense odradili bi differencialno (za FullBridge) i proslijedili ga dalje preko VCA/PGA/VGA.
Tu bi trebali zadržavati napon odčitavanja ADC u nekim granicama ,
16bit zadovoljivo, makar duplom freq i združiti 2x16bit za usporedbom (NFB) naših 32bit PDM ulaza
ili iči sa više od 16bit ADCjem pa odabrati odgovarajuči down-sempling

Možda odraditi sa ISO ADC, možda sa Bidirectional Current sense-->Voltage ADC 1Bit DeltaSigma (PDM):
to sam odradio sa 2nd order DeltaSigma 1BIT CurrentSensing ADC i to mi u simulaciji radilo odlično i precizno.
Vidi tu:
https://forum.yu3ma.net/thread-1768-post...l#pid80422

!!!Moram nač na kom kompu imam to odradjeno, inače je stavljeno na InfineonTinaCloud, a u toj temi ima i do toga linkova.
Moram promeniti lokaciju sada, čujemo se kasnije....

Naime pogledom na ADC konverziju prijašnjeg posta:

[Image: attachment.php?aid=37876]

zapažamo blokove 10101010... (nekoliko sam jih označio sa crvenim kvadračičem) gdje zapravo u PDM nema promene, 
a analogni signal ide skoro od Peak-to-Peak,
freq OUTa je ranga 230KHz što je visoka freq za usporedbu samplovanja audio banda,
inače ga sampluje (jednu periodu) sa cca 12BITa PDM@2,8MHz


[attachment=37876]
Pošto je delta sigma koduje se delta u odnosu na prethodno stanje, znaci trenutna vrednost napona je uvek u priči. Iste sekvence bita mogu proizvoditi različite efekte u zavisnosti od početne/trenutne vrednosti. 01010101 je ono idle sekvenca recimo. Pretpostavljam da je za razliku u analognom signalu zaslužan rekunstruktivni lp filter.
Mislim da nisu potrebni izolacioni ADC ili OP, bar ne kod izlaznog mosta, sve može da se referencira u odnosu na GND.
Ako hoćete da se "kačimo" direktno na HV +400V, onda treba nešto od toga : )

Izolacija treba da postoji kod Volume bloka, ako nam je taj Volume istovremeno i izolaciono napajanje, PC817 i slični optcoupleri završavaju tu posao. Tu će da se koristi feed-forward za kompenzaciju izlaznog signala.

Naravno brzi izolacioni drajveri za gornje (top) xFET moraju da se stave jer nam to H-most sad zahteva, kada imamo promenljiv napon mosta.
Bez obzira što nam treba po jedan za gornji tranzistor, treba da se stave UPARENI izolacioni drajveri (Si82xx) da bi to sve sleglo na kraju zbog propagacionig vremena tih drajvera, problem je ako jedan ne kasni a drugi kasni ...
Ako se koriste neki single GaN moduli (jedan prekidač) sa svojim drajverom, onda mogu da se koriste digitalni izolatori, MAX14xxx sa 4IN/2OUT i da vraća i eventualne greške koje daje drajver.
Oko jedne stvari samo moramo da se dogovorimo i moramo da postavimo makar jedan limit, ima raznih limita ali hajte samo jedan za početak da definišemo a to je ukupno vreme kašnjenja i po mojoj proceni treba da bude što je moguće manje od 1ms, preko te vrednosti postaje problematično.

To podrazumeva sva interna procesiranja signala od ulaza do izlaza, tu mora da se postavi kompromis jer to vreme direktno utiče na neke perfomanse procesiranja signala, idealno bi bilo da nema kašnjenje ili da možda ima i specifičan Zero-latency mod rada gde se neke funkcije procesiranja preskaču zarad latence.
Dragane onaj gore grafikon, nije pcm u pitanju nego dsd aka pdm, i frekvencija je podesena na 2.8mhz, trajanje svakog bita je fiksno na 354.3 ns. Sta je odlueno, kojom modulacijom se ide za ovu d klasu, pwm ili pdm? Koji je format ulaznog signala, dsd ili pcm?
Glavna prekidačka frekvencija treba da bude jedna od

- 192kHz
- 384kHz
- 768kHz

Mora da se izabere jedna zbog izlaznog filtera.
Sav ostali audio stream mora onda da se up ili down-konvertuje, to mora da radi procesor (P2), treba da ima podršku i za ostale formate pa i različite modulacije.

Takodje treba da se razmisli unapred o Stereo varijanti zbog procesiranja signala, da ne mora da se ima "posebna digitalna mixeta"!

Treba optimizovati postavku, ako se izabere P2 kao glavni kontroler kod njega ima "gomila" brzih A/D kanala od 8bit i oni mogu da se koriste za sve strujno/naponske zaštite i to na nivou jednog prekidačkog ciklusa, za glavni "audio" NFB treba da ima jedan poseban "fin" Audio ADC 16+bit, što je brži to je manje vreme procesiranja.
(06-30-2022, 10:38 PM)savan Wrote: [ -> ]Dragane onaj gore grafikon, nije pcm u pitanju nego dsd aka pdm, i frekvencija je podesena na 2.8mhz, trajanje svakog bita je fiksno na 354.3 ns. Sta je odlueno, kojom modulacijom se ide za ovu d klasu, pwm ili pdm? Koji je format ulaznog signala, dsd ili pcm?

Hvala Sava, zatipkao sam se, mislio sam na 1BIT stream PDM i sa OUT freq od cca 230KHz. (popravio sam i u svom postu)
Tako da imaš u onom grafu cca 12bita-PDM 1bit streama za opisati jednu periodu sinusa @230KHz OUTa.

--------------------------------

[Image: attachment.php?aid=37877]
Ovako bi onda trebao izgledati OUT signal sa sinusom od 28..30KHz , samplovanjem istim PDM 1bit streamom @2,8MHz, a možemo iči i višim taktom, ako može DSP to odradit.
Takav PDM onda down-konvertujemo u 1,536MHz 1BIT stream (širine jednog BITa streama = 1/1M536 = 640nsec),
znači jedna "najbrža" perioda oscilacije (01 ili 10) nam je onda 768KHz 
a to GaN moduli sa lakočom odrade, što su i pokazali merenjima sa Evaluation bordom/ima različitim LMG34xxR0x0

PDM iz DSPja dovedemo do:
Forward
Komplementarnog razdvajanja 74LVC1G99 koji ima propagacijski delay od 4...5nsec (sa 5V napajanja)
ISO78xx kasni odprilike 11..12nsec
LMG3411R050 kasne po DS za manje od 20nsec 
------------------------------------------------------------
TOT forward do SW tačke HalfBridga negdje odokativno ranga do <50nsec

Back
LC filtar unosi nam "kašnjenje" u obliku faznog pomeranja, pa treba i njega uključiti kao kašnjenje kad se radi PostFilter NFB, ali ako se ide filtracijom nešto više rezne freq,
onda neka bude "kašnjenje"-fazni pomak od ranga ispod 1usec
onda je tu VCA/VGA/PGA sa limitom svojeg BW i SR, pa treba i njega uključiti iako sa SR 20V/usec i radom na nekih do 2Vpp, nam je to ranga 100nsec "kašnjenja"
ADC NFBja svojim kašnjenjem, tu treba vidjeti kojeg odabrati, ali tu je kašnjenje takodjer u rangu ispod 100nsec, čak podosta manje ako se ide na više freq i poslije down konvertingom

TOT od izlaza DSPja pa Back do ulaza NFBja u DSP ranga <1usec  = latenca jednog loopa 

STEREO trebao bi več razdvajati sam DSP, LeftPDM_out i RightPDM_out
-----------------------------------------------------------

Zar audio ne držimo u "digitalnom" zapisu sve do GaN FullBridga?



[attachment=37877]
(07-01-2022, 01:11 AM)Dragan100 Wrote: [ -> ]Zar audio ne držimo u "digitalnom" zapisu sve do GaN FullBridga?

U suštini da, a odakle stream dolazi i kako stiže je drugo pitanje, može da dodje i live sa digitalne miksete, na primer ovako nešto sam baš koristio prošle nedelje, snimali smo 18 x 44.1kHz kanala preko USB-2.0, ili preko optical ADAT-a ili neke naprednije digitalne audio mreže.

Mada za ove neke muzičare sa "Arsenal Festa" ne treba nikakav NFB, može sve u open-loop da radi bez problema Smile

[Image: attachment.php?aid=37878]
He, he
pa lepo radi i sa Open-loop
ali šta čemo, mi hočemo sa PostFiltering Dclass NFB (znamo...sa milion problema) da se snizi THD na rang vrhunskih AB class-a
:-)
(07-01-2022, 01:11 AM)Dragan100 Wrote: [ -> ]Zar audio ne držimo u "digitalnom" zapisu sve do GaN FullBridga?

Da tako bi trebalo! Lako je razdvojiti digitalno levi i desni DSD bitstream, u onoj mojoj aplikaciji dsd2pdm se moze videti koliko je to jednostavno uraditi tj ja sam razdvojio vec levi i desni bitstream dok sam iskoristio samo levi kanal za bit print a moze vrlo jednostavno da to uradim i sa desnim kanalom. Kod P2 ja stvarno ne razumem taj SPIN/SPIN2 jezik tako da ne verujem da tu mogu puno pomoci, jedino ako je to moguce dobiti preko C jezika onda da. Postoji i spin2cpp konverter, e sad koliko je ta konverzija korisna stvarno nebi znao reci, trebalo bi potraziti po netu kako da se to dobije. Ali dobro to sad nije ni bitno sta ce da bude na ulazu i kako ce da bude, bitno je da znamo ako bi isli na mono ili na stereo nebitno, u oba slucaja nam treba nesto sto ce da razdvoji bitstream na levi i na desni, recimo ct7302pl ima levi i desni out na i2s (kada je dsd u pitanju), ili tako ili p2 ili neki drugi ic svejedno, moze recimo i raspberry pi tako da se pripremi neka aplikaciju koja ce da salje ove digitalne bitove sa kasnjenjem koje definisemu pa ne mora ni da bude nesto ekstra precizno, recimo kasnjenje bitova podesimo na neku fiksnu vrednost recimo 354ns
Dragane, onaj gore graf sto si okruzio crvenim, i tebi se cini da tu nesto nije kako treba? I meni isto deluje da nesto nije kako treba, tu gde je 10101010 bi trebao sinus zapravo da bude na nuli a mi tu imamo pik-to-pik , dali mozda zbog tranzistorskog h bridga + filtera sto sam dodao u simulaciji dobijamo ovo sto nebi trebali da imamo? Ne mogu da nadjem simulaciju sto si mi poslao sa lmg gan modulima, izolatorima, kapijama, imas li jos uvek tako nesto na kompu?
(07-01-2022, 02:41 PM)savan Wrote: [ -> ]Dragane, onaj gore graf sto si okruzio crvenim, i tebi se cini da tu nesto nije kako treba? I meni isto deluje da nesto nije kako treba, tu gde je 10101010 bi trebao sinus zapravo da bude na nuli a mi tu imamo pik-to-pik , dali mozda zbog tranzistorskog h bridga + filtera sto sam dodao u simulaciji dobijamo ovo sto nebi trebali da imamo? Ne mogu da nadjem simulaciju sto si mi poslao sa lmg gan modulima, izolatorima, kapijama, imas li jos uvek tako nesto na kompu?

Da, taj zapis je 50% duty (usporedbom na PWM) gdje izlaz Dclass tako drivovanim ulazom zadržava predhodno zatečeno stanje (stanje bez promena),
može biti nula, a može biti predhodno stanje bilo koje od +/-Peak kojeg za to vreme 10101...zadržava.
"10" par bio bi nam sa 1BIT@2,8224MHz širinom, sada kao 50% PWM freq 1,4112MHz

Moram nač taj 1BIT DeltaSigma 2nd order converter što sam ga radio tu: https://forum.yu3ma.net/thread-1768-post...l#pid80422
ali nočas ga nisam našao na svim lokacijama na poslu, pa ni sada doma. Mora da je na laptopu od sina?
Inače ako na InfineonTinaCloudu downloaduješ tu shemu, odradit če ti taj converter kao sklop i još če biti kriptiran, 
tako da ti tu ništa od pomoči neče biti....

LMG3425R050 (ali nema se jih trenutno za dobit uopšte!!! možda u EvaluationBord-u) HalfBridge samooscil.Dclass @cca 2,8...3MHz simulaciju Tina
https://forum.yu3ma.net/thread-2651-post...#pid119687
takodjer moram nač, pa ču je tu postavit...
Samoscilirajuča Dclassa nosi sa sobom (u NFB) determiniranu cycle-by-cycle promenljivu freq i naravno i povratnu informaciju šta se u tački SW HalfBridga dogadja.
Primerljiva ako je dobro pogledamo kao PDM, time da treba dodati ClosedLoop,
a što je u samooscilirajuči več uključena, pa zato ima i tako dobar THD. :-)
(06-30-2022, 08:36 PM)yugaja Wrote: [ -> ]Pošto je delta sigma koduje se delta u odnosu na prethodno stanje, znaci trenutna vrednost napona je uvek u priči. Iste sekvence bita mogu proizvoditi različite efekte u zavisnosti od početne/trenutne vrednosti. 01010101 je ono idle sekvenca recimo. Pretpostavljam da je za razliku u analognom signalu zaslužan rekunstruktivni lp filter.

Da,
pa ako pogledamo u onaj gornji graf-prvi levi crveni kvadratič
https://forum.yu3ma.net/attachment.php?aid=37876
PDM-->10101010101010 (7 idle parova= 14BITova) a analogni signal predje za to vreme negdje celu periodu i kvart
ako proslijedimo do izlaznog stupnja Dclasse takav signal, rekunstruktivni lp filter za to vreme zadržavat če negdje idle predhodno stanje...

a očekivali bi nešto slično ovome https://forum.yu3ma.net/attachment.php?aid=37877
naravno u ovom grafu je manjom freq OUT signal (ranga ispod 30KHz samplovanjem @2,8MHz PDM)

PDM ako ga posmatramo i usporedimo sa jednim D(duty) PWM signala, PWM ima fiksnu freq i promenljiv D
dok ima 1bit stream PDM fiksnu širinu jednog bita i time promenljivu freq "jedne periode" PWMa/usporedbom sa PWM.

Recimo imamo 1bit stream PDM @2,8224MHz, 
pogledom na promene "prve fronte" 0-->1 trajanjem narednih PDM BITova sve do promene ponovne "prve fronte" 0-->1 => jedan PWM duty = jedna perioda PWMa
to jest, gledamo samo boldovani deo
1110->10-> 110 odradit če nam 50% duty @1,4112MHz similar-PWM
1110->100->100  33% duty @941KHz PWMa
1110-> 110->111  66% duty @941KHz PWMa
itd kombinacija
1110-> 111000->111  50% duty @470KHz PWMa, 
audio zapis izgleda da u to vreme nema nekih pomena, ima se sadržaj samo niskih freq/basa, 
i održavamo cca prijašnje zateknuto stanje duže vreme, 
sa zapisom 101010 bilo bi naravno preciznije, višom freq "PWMa" i ravnopravnije distribuirano u to vreme=višom resolucijom PWMa
https://www.cirrus.com/products/wm8782/ Nsam zadovoljan sa njim, kada isti izvor tj pesmu sa racunara pustim preko njega i preko Amanero usb comba, ogromna razlika u dinamici, mozda bi bio dobar za fb?
Caka sa ADC koji bi se koristio za NFB je ta što je njegov uticaj na signal maksimalno 1-2%, čak i manje možda reda 0.1%. On treba samo da "malo popravi" situaciju i preko tih granica nebi trebao da radi jer onda nešto nije u redu sa samim AMP ili opterećenjem, čak može u letu da se uključi ili isključi NFB i da se prati ponašanje.
Oko DC signalnog filtera, ta logika mora da radi tako da se signal prvo procesira nekih 20-50-100 input semplova i za to vreme je ugašen izlazni stepen, za to vreme se radi DSP filtriranje (IIR/FIR) i dobije se potrebna DC vrednost ili korekcija, kada se sazna ta vrednost onda se pali izlazni stepen i signal se dalje strimuje u realnom vremenu bez kašnjenja ali sa tom DC korekcijom koja se i dalje radi i prati ulazni signal (kroz cirkularne buffere).
Sta je bolje, uraditi polumost ili imati H most? Snaga me ne zanima toliko koliko me zanima sta je zvucno bolje! Logicno mi je da za polumost onda mora komplikovanije napajanje jer onda imamo i negativno napajanje pa bi po nekoj logici to bilo daleko komplikovanije uraditi ovu vriabilnu volume kontrolu pa smo onda verovatno i na istom po broju delova i po komplikovanosti? Znas sta me jos zanima, kako je kod Hypex UCD modula reseno slusanje na malim jacinama? Predpostavljam da je jako lose i da ona kriva efikasnosti u stvari i govori koliko je to lose na tim malim snagama?
1BIT Stream ADC (PDM_out) @2,8224MHz 2nd order DeltaSigma "diskretno" odradjen.
Ulazni Signal je 20KHz Sinus, semplovanje @2,8224MHz. širina jednog bita 354nsec (nemogu kursore pohvatati tačnije 355...356nsec)
Desnim klikom na MacroBlok Tina otvara se interna shema te diskretizacije :-)
Clock podesiv, C_integ takodjer, ulaz sam pustio sa osetljivošču max +/-150mV, inače se interno može i pojačanje podesiti na željenu vrednost.
Dalje nisam doradjivao, jer mi tada sasvim odgovaralo!

[Image: attachment.php?aid=37885]

[attachment=37885]
[attachment=37886]
Takodje još jedna zanimljiva stvar sa ovom postavkom je ta što može da se uradi snimanje impedanse opterećenja, sa sve priključnim kablovima i sa sve remote-NFB i onda da se dobije model za kompnezaciju koji se koristi u feed-forward varijanti, "unapred kompenzuje" signal za to priključeno opterećenje i to nadalje u open-loop varijanti može da radi veoma dobro i preko te varijante može da se dodje tačno do greške koja je fazno složena može u analognom domenu da se fino kondicionira za ADC i da to radi najbolje što može sa tim raspoloživim HW.
Pages: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46