Thread Rating:
  • 0 Vote(s) - 0 Average
  • 1
  • 2
  • 3
  • 4
  • 5
BCD programirljivi delitelj, problem!
#1
Postovane kolege, 
imam problem sa konstrukcijom jednog uredjaja. Naime potreban koji ce reagovati na svaki N-ti impuls iz clock-a, s time da N=0...99. Zamislio sam konstrukciju, koju saljem u pdf.-u na kraju teksta, medjutim ona ima problem jer generise neke impulse kojima tu (barem po logici stvari nije mesto).
Ako se brojac desetica sa sheme iskljuci vezivanjem svih ulaza 74AC688 koji se koriste za desetice na '0', onda postaje lako analizirati oscilogram. Na oscilogramima koji su takodje dati u prilogu za broj impulsa jedinica od 0-9, donji kanal je izlaz iz AND kola delitelja jedinica i on se koristi za triggerovanje vremenske baze, dok je gornji kanal izlaz iz 74AC688. Vremenska baza je 100ns/div. 
Na oscilogramima se jasno vidi postojanje jos jednog veoma uskog impulsa na pocetku 8. periode, kada je BCD preklopnik jedinica postavljen na '4' i '6' i nikako mi nije jasno odakle on tu. Ako neko ima ideju neka pomogne, ili pak ako neko ima proverenu shemu BCD-presetabilnog delitelja, bio bih mu zahvalan. Pozdrav!


Attached Files Thumbnail(s)



.pdf   pulse detector.pdf (Size: 42,8 KB / Downloads: 20)
Reply
#2
Pogledaj 

MC14569 koristio nekad za PLL sintezu frekvencije radilo Ok
Reply
#3
Posle malo jace od sat vremena piljenja u osciloskop sam otkrio u cemu je stvar. Naime, binarni brojac se sastoji od 4 flip-flopa. Svaki od njih unosi delay od oko 3ns izmedju ulaza i izlaza, tako da je uzlazna ivica 'I' 2ns posle uzlazne ivice clocka, uzlazna ivica 'II' posle dva clocka i 4ns, itd itd... Tako da se na kraju pojavi oko 10ns razlike sto je dovoljno da 74AC688 odreaguje i napravi logicku nulu.
Ovo je moguce resiti tako sto ce izlaz za 8ice da bude vezan bez delay, izlaz od 4 kroz jedan buffer, izlaz od 2 kroz dva buffera i izlaz od 1 kroz 4 bufera, cime se kompenzuje kasnjenje i kolo radi kako treba.
Medjutim, ovo je prevelika komplikacija, posebno sto delay zavisi od temperature, napona itd itd... Napustam ovaj pristup. Ako neko ima neko resenje neka pise.
Reply
#4
(11-10-2017, 10:49 PM)Papak Wrote: Posle malo jace od sat vremena piljenja u osciloskop sam otkrio u cemu je stvar. Naime, binarni brojac se sastoji od 4 flip-flopa. Svaki od njih unosi delay od oko 3ns izmedju ulaza i izlaza, tako da je uzlazna ivica 'I' 2ns posle uzlazne ivice clocka, uzlazna ivica 'II' posle dva clocka i 4ns, itd itd... Tako da se na kraju pojavi oko 10ns razlike sto je dovoljno da 74AC688 odreaguje i napravi logicku nulu.
Ovo je moguce resiti tako sto ce izlaz za 8ice da bude vezan bez delay, izlaz od 4 kroz jedan buffer, izlaz od 2 kroz dva buffera i izlaz od 1 kroz 4 bufera, cime se kompenzuje kasnjenje i kolo radi kako treba.
Medjutim, ovo je prevelika komplikacija, posebno sto delay zavisi od temperature, napona itd itd... Napustam ovaj pristup. Ako neko ima neko resenje neka pise.

To se nekad zvalo: "problem trke i hazarda" 
Imam negde semu iz nekog elektora ali sad trenutno ne mogu da je iskopam.
Novac je sredstvo a ne cilj.
Reply
#5
Ovako sad na brzinu pade mi na pamet:
http://pdf.datasheetcatalog.com/datashee...194_DS.pdf
i:

https://www.nxp.com/docs/en/data-sheet/MC145151-2.pdf
Novac je sredstvo a ne cilj.
Reply


Forum Jump:


Users browsing this thread: 1 Guest(s)