Thread Rating:
  • 0 Vote(s) - 0 Average
  • 1
  • 2
  • 3
  • 4
  • 5
Aktivno opterecenje
#1
Pozdrav,

interesuje me da napravim neko aktivno opterecenje posto mi iskrsli povoljno neki MOS-FET moduli, SGS100MA010D1, DS u prilogu.

Prvo pitanje je na koju varijantu da se ide, na linearni rezim rada ili prekidacki?

Kako bi izgledala varijanta sa analognim rezimom, vrlo su "teski" ovi tranzistori za drajvovanje, kako bi odprilike izgledala shema za tako nesto?


Attached Files
.pdf   SGSTD045-421.pdf (Size: 158,29 KB / Downloads: 27)
Reply
#2
(02-07-2017, 03:13 PM)mikikg Wrote: Prvo pitanje je na koju varijantu da se ide, na linearni rezim rada ili prekidacki?
Na obadve. I saam sam nedavno razmisljao na ovu temu.
Nesto poput CCS-a koji moze da se upravlja dvojako, linearno i prekidacki.
Novac je sredstvo a ne cilj.
Reply
#3
I meni su se pojavili takvi fetovi, i ja sam došao na istu ideju. Svakako bi opterećenje da se radi
i linearno i prekidački. Ali ta sprava mora da ima modove opterećenja Rcons, Icons i U cons.
Reply
#4
Pa to "prekidacki" moze dvojako da se protumaci.

Recimo da imamo prvo dobar i brz analogni regulator, on ako bi se "modulisao" sa ciljem za tranzietno testiranje bi bila jedna varijanta prekidackog moda.

Druga varijanta je nekakav PWM BUCK polumost ili tako nesto samo nisam siguran kako bi to konkretno radilo i da li to uopste moze da radi po tom principu, kako ce BUCK da "vuce" struju?! Gde ce ta energija koja se crpi da ode?? U mrezu ne moze da se vrati bez teskih peripetija sa 4-kvadratnim sklopovima ...
Reply
#5
(02-07-2017, 05:46 PM)mikikg Wrote: Gde ce ta energija koja se crpi da ode??

Veliki su to fetovi, dobro leže na hladnjaku Smile
Reply
#6
(02-07-2017, 03:13 PM)mikikg Wrote: Pozdrav,

interesuje me da napravim neko aktivno opterecenje posto mi iskrsli povoljno neki MOS-FET moduli, SGS100MA010D1, DS u prilogu.

Prvo pitanje je na koju varijantu da se ide, na linearni rezim rada ili prekidacki?

Kako bi izgledala varijanta sa analognim rezimom, vrlo su "teski" ovi tranzistori za drajvovanje, kako bi odprilike izgledala shema za tako nesto?

Linearizacija drivanja Gata sa current mirrorom, gdje je source otpornik u grani opterečenja ogledala.
Funkcija "odjednom" postane sasvim linearna u smislu grafa  y=K*x+N
Potrebno je prebiasirati ulaz da je cijeli sklop na granici provodnosti (ranga mA dovoljno)

Nešto nalik ovome:



Ovako kao što sam postavio je za struje do 20A
(ima graf ispod, zelena je struja IGBTja
a može i Mosfet umesto njega,
promenite ga u simulaciji)

Upotrebljena je linearizacija koju je Macola nekad postovao (neznam gdje je taj original, u kojoj temi)
ja sam je samo nešto drugačije nacrtao, jer je lakše uočiti to strujno ogledalo
kasnije sam tu ideju implementirao u : ..."temi koja čeka ime!" TU
gdje je i postavljena cijela shema pojačala tim izlazom i LME49830 (a može ispred naravno bilo koja topologija ulaz+VAS+Driveri)

EDIT: sad vidim da je original crtež Macola okačio i u toj temi


.tsc   Linearization of discrete IGBT TRANSIENT.TSC (Size: 20,88 KB / Downloads: 7)

Možda dodatno implementacijama kao kod LinearTech
LP
Dragan
Reply


Forum Jump:


Users browsing this thread: 1 Guest(s)